文章目录
- 一、单选题（共20题，每题2分，共40分）
- 二、多选题（共15题，每题2分，共30分。全部选对得2分，少选得1分，错选得0分）
- 三、简答题（共3题，每题10分，共30分）
一、单选题（共20题，每题2分，共40分）
1. 以下关于Verilog可综合语句的描述，正确的是（ ）
A.#5延时语句可以被综合成精确的延时电路
B.initial语句块可以被综合工具综合
C.assign连续赋值语句是可综合的
D.$display系统任务可以被综合成显示电路
答案：C
解析：在Verilog中，assign连续赋值语句是可综合的，用于描述组合逻辑。#5延时语句和$display系统任务属于仿真行为语句，综合工具会忽略它们或报错，无法被综合成实际电路。initial语句块仅在仿真开始时执行一次，通常不可综合，只有部分综合工具在特定约束下支持其用于初始化。
2. 以下Verilog变量名合法的是（ ）
A.3data
B.reg@out
C._clk_en
D.wire/out
答案：C
解析：Verilog标识符命名规则：必须以字母或下划线开头，后续可包含字母、数字、下划
