ZYNQ裸机双网口架构设计：从RGMII局限到三模以太网的工程实践
在工业控制、网络设备和嵌入式系统中，双网口设计已成为提升系统可靠性和功能灵活性的标配方案。ZYNQ系列SoC凭借其独特的PS+PL架构，为工程师提供了多种实现双网口的可能路径，但每种方案在接口支持、资源占用和开发复杂度上存在显著差异。本文将深入剖析三种主流架构的设计哲学与工程权衡，帮助您根据项目需求选择最优解。
1. 纯PS双MIO方案的现实困境与适用边界
传统ZYNQ以太网设计大多依赖处理系统(PS)端的MIO引脚直接连接外部PHY芯片，这种看似简单的方案背后隐藏着诸多限制。RGMII接口虽然能够满足基本需求，但当项目需要支持不同速率或接口类型的PHY时，这种架构的局限性便暴露无遗。
硬件层面的约束尤为明显：
- MIO引脚仅支持RGMII接口协议
- 固定时钟方案缺乏灵活性（125MHz参考时钟）
- 两个以太网控制器(ENET0/ENET1)共享相同的电压标准
在资源占用方面，纯PS方案确实具有优势：
// 典型PS端以太网初始化代码片段 XEmacPs_Config *cfg = XEmacPs_LookupConfig(EMAC_DEVICE_ID); XEmacPs_CfgInitialize(&emacps, cfg, cfg->BaseAddress); XEmacPs_SetOptions(&emacps, XEMACPS_CONNECT_OPTION);但当我们对比不同PHY接口的支持能力时，问题变得清晰：
| 接口类型 | 最大速率 | MIO支持 | 典型应用场景 |
|---|---|---|---|
| MII | 100Mbps | 否 | 工业控制设备 |
| GMII | 1Gbps | 否 | 网络交换机 |
| RGMII | 1Gbps | 是 | 通用嵌入式 |
| SGMII | 1Gbps | 否 | 高速背板连接 |
实际项目经验表明，当需要连接不同厂家的PHY芯片时，MIO的固定RGMII接口往往成为系统集成的瓶颈。我曾在一个智能网关项目中不得不更换已选型的PHY芯片，只因原型号不支持RGMII。
2. PS+PL混合架构的灵活实现与时钟域挑战
突破MIO限制的最直接方法是将其中一个以太网控制器通过EMIO引出到可编程逻辑(PL)端。这种混合架构允许设计者通过PL实现各种接口转换，如GMII-to-RGMII或SGMII-to-RGMII。黑金ZYNQ7035开发板的参考设计展示了这种思路的典型实现。
关键IP核配置要点：
- GMII-to-RGMII IP必须包含IDELAYCTRL模块
- 需要200MHz参考时钟用于延时校准
- PHY地址需避免与现有设备冲突
硬件连接示意图：
PS端ENET0 → MIO → RGMII PHY (网口1) PS端ENET1 → EMIO → PL端GMII-to-RGMII IP → RGMII PHY (网口2)时序约束是这类设计的核心难点，特别是跨时钟域的信号同步：
# 典型的RGMII接收时序约束 create_clock -period 8.000 -name rgmii_rx_clk [get_ports EMIO_RGMII_rxc] set_input_delay -clock [get_clocks rgmii_rx_clk] -max 2.800 [get_ports {{EMIO_RGMII_rd[*]} EMIO_RGMII_rx_ctl}] set_input_delay -clock [get_clocks rgmii_rx_clk] -min 1.200 [get_ports {{EMIO_RGMII_rd[*]} EMIO_RGMII_rx_ctl}]在驱动层面，LWIP库需要针对双网口进行特定修改：
- 确保两个enet实例独立初始化
- 为每个接口分配独立的接收缓存池
- 实现正确的PHY地址映射
3. 纯PL软核方案的性能极限与资源博弈
当项目需要完全摆脱PS端限制时，采用PL端的Tri-mode Ethernet MAC（TEMAC）软核成为终极解决方案。Xilinx提供的7系列TEMAC IP核支持所有主流接口类型，但需要付出可观逻辑资源代价。
资源占用对比（以ZYNQ-7045为例）：
| 组件 | LUT用量 | FF用量 | BRAM块数 | 最大线速 |
|---|---|---|---|---|
| PS端ENET0/ENET1 | 0 | 0 | 0 | 1Gbps |
| EMIO扩展方案 | ~500 | ~800 | 0 | 1Gbps |
| TEMAC软核 | ~2500 | ~3000 | 2 | 1Gbps |
TEMAC配置中的几个关键决策点：
- 是否启用VLAN支持
- 校验和卸载选项
- 接收/发送FIFO深度设置
- DMA通道数量
// TEMAC核的典型Verilog实例化 tri_mode_ethernet_mac_0 temac_inst ( .gtx_clk(clk125), .glbl_rstn(reset_n), .rx_axi_clk(rx_clk), .tx_axi_clk(tx_clk), .rx_statistics_vector(rx_stats), .rx_statistics_valid(rx_stats_valid), .tx_ifg_delay(8'd0), .rx_axis_mac_tdata(rx_data), .rx_axis_mac_tvalid(rx_valid) );在最近的一个高速数据采集项目中，我们不得不采用TEMAC方案以实现SGMII接口连接光学传感器。虽然消耗了约15%的LUT资源，但获得了PS端无法提供的时序控制精度。
4. 架构选型决策矩阵与实战建议
面对三种各具特色的方案，工程师需要建立系统化的评估框架。以下决策矩阵可作为项目初期的快速参考：
| 评估维度 | 纯PS方案 | PS+PL混合 | 纯PL方案 |
|---|---|---|---|
| 开发周期 | 短(1-2周) | 中等(3-4周) | 长(6周+) |
| BOM成本 | 最低 | 中等 | 最高 |
| 接口灵活性 | 差 | 良好 | 优秀 |
| 性能确定性 | 高 | 中等 | 可定制 |
| 功耗效率 | 最佳 | 良好 | 较低 |
| 驱动成熟度 | 高 | 中等 | 需验证 |
实际选型时还需考虑：
- 团队对ZYNQ PS和PL的开发经验比例
- 项目后期可能的接口变更需求
- 系统散热和功耗预算
- 量产时的芯片供应稳定性
在原型阶段，建议采用模块化设计，将网络接口部分隔离为独立功能单元。例如，可以定义统一的硬件抽象层(HAL)接口：
typedef struct { int (*init)(void); int (*send)(uint8_t *buf, uint32_t len); int (*recv)(uint8_t *buf, uint32_t *len); int (*set_speed)(uint32_t speed); } net_if_ops_t;这种架构允许在不影响整体设计的情况下，随时更换底层实现方案。在某个工业路由器项目中，我们初期采用纯PS方案快速验证核心功能，最终量产时切换为PS+PL混合架构以支持特定PHY需求，上层应用代码几乎无需修改。
)
