vcs+verdi 使用记录

参考文章：VCS+Verdi仿真Xilinx FPGA Vivado工程

参考文章：Linux下VCS与Verdi联合仿真简易教程及例子示范

在tb.v文件中加入：

`ifdef FSDB initial begin $fsdbDumpfile("test.fsdb"); //xxx根据需要替换为文件名 $fsdbDumpvars; $fsdbDumpMDA(); $dumpfile("test.vcd"); $dumpvars(0,tb_my_design.uut); end `endif

.v文件列表整理：

find ../rtl/ -name "*.v" -exec ls -dl \{\} \; | awk '{print $9}' >> file.f

写入绝对路径：

find ./ -name "*.v" -exec readlink -f {} \; >> file.f

vcs编译：

vcs -R -full64 +v2k -fsdb +define+FSDB -sverilog -f file.f -l run.log -timescale=1ns/1ns

makefile代码：

fl: find ./ \( -name "*.v" -o -name "*.sv" \) >> filelist.f vcs: vcs -R -full64 +v2k -fsdb +define+FSDB -sverilog -f filelist.f -l run.log -timescale=1ns/1ns vd: verdi -sv -f filelist.f -ssf *.fsdb -nologo cl: rm -rf *.fsdb *.rc *.key *.log *.conf simv* csrc verdi*