【嵌入系统】嵌入式学习笔记（一）

一、名词解释

1.1、 核心处理器类型

• SoC (System on Chip, 片上系统)：一种在单一芯片上集成完整硬件解决方案的集成电路。它不仅集成了处理器核心，还包括存储器、外设接口和互连总线，是现代智能手机和自动驾驶控制器的核心 。

• MPU (Microprocessor Unit, 微处理器单元)：通用的中央处理核心，通常不含内部内存和I/O。它专注于执行高性能通用计算指令，常用于需要运行复杂操作系统（如Linux）的嵌入式设备中 。

• MCU (Microcontroller Unit, 微控制器/单片机)：高度集成的控制专用芯片，单芯片内集成CPU、内存、闪存及多种I/O接口。它以体积小、功耗低、实时性强著称，广泛应用于家电控制和传感器终端 。

• DSP (Digital Signal Processor, 数字信号处理器)：专为高速实时数字信号处理优化的处理器。采用哈佛结构和硬件乘法器，擅长执行滤波、FFT（快速傅里叶变换）及音视频编解码等乘加运算密集型任务 。

• GPU (Graphics Processing Unit, 图形处理器)：专为大规模并行计算设计的处理器，拥有成百上千个计算核心。它擅长处理高度同质化的数据并行任务，如图像渲染、科学计算和AI推理加速 。

• NPU (Neural Processing Unit, 神经网络处理器)：一种专用硬件加速器，针对人工智能神经网络算法中的矩阵和张量运算进行深度优化，其能效比远超通用CPU 。

• VPU (Vision Processing Unit, 视觉处理单元)：专门为计算机视觉和图像处理流水线（如特征提取、去噪）优化的加速器，常与AI芯片协同工作 。

1.2、 硬件组件与接口技术

• IP核 (Intellectual Property Core, 知识产权核)：芯片设计中经过验证、可重复使用的功能模块单元。SoC设计通过集成多个IP核（如USB控制器、内存控制器）来快速构建复杂功能 。

• NoC (Network on Chip, 片上网络)：SoC内部的一种通信基础设施。它采用分组交换网络替代传统总线，有效解决了多核系统下的带宽瓶颈和通信延迟问题 。

• ADC/DAC (模数/数模转换器)：ADC负责将连续模拟信号转换为数字信号供处理，DAC则将数字结果转换回模拟信号驱动外部设备 。

• DDR (Double Data Rate SDRAM, 双倍数据率存储器)：一种高性能系统主内存标准，为嵌入式操作系统提供大容量、高带宽的运行空间 。

• eMMC (embedded MultiMediaCard, 嵌入式多媒体卡)：集成了控制器的非易失性存储芯片，常用于嵌入式系统的固件存储和用户数据存放。

• UFS (Universal Flash Storage, 通用闪存存储)：下一代嵌入式存储标准。相比eMMC的半双工模式，UFS支持全双工串行接口和命令队列（CQ），能实现更快的读写并发性能。

• Watchdog (看门狗电路)：一种独立的计时器硬件。若软件由于故障未能按时“喂狗”（重置计时器），溢出信号将强制系统复位，是提高可靠性的关键机制 。

• JTAG (Joint Test Action Group, 联合测试工作组接口)：一种国际标准测试协议，主要用于芯片内部测试、在线调试和代码下载，是嵌入式开发的“生命线” 。

1.3、 软件架构与操作系统

• RTOS (Real-Time Operating System, 实时操作系统)：专为嵌入式设计的系统软件，核心特征是行为的可预测性和实时性。它负责管理软硬件资源、任务调度及并发协调 。

• HAL (Hardware Abstraction Layer, 硬件抽象层)：位于操作系统和硬件之间的软件层。它将处理器的硬件细节抽象为统一的API，使上层软件可以在不同硬件平台间无缝移植 。

• BSP (Board Support Package, 板级支持包)：针对特定开发板的驱动程序集合，负责初始化板载硬件并支持操作系统的正常运行 。

• IPC (Inter-Process Communication, 进程间通信)：不同任务或进程间交换数据和同步状态的机制。在微内核架构中，高效的IPC是系统性能的关键 。

• TEE (Trusted Execution Environment, 可信执行环境)：处理器内的一个隔离区域，保护敏感代码和数据（如指纹信息、密钥）不受主操作系统中恶意软件的影响。

• TrustZone：ARM架构的一种硬件安全扩展，通过将系统划分为“安全世界”和“非安全世界”来实现物理隔离，是构建TEE的常用底层技术。

1.4、 性能度量指标

• 中断响应延迟 (τIL\tau\\_{IL}τIL​)：从硬件中断信号触发到CPU开始执行第一条中断服务程序（ISR）指令之间的时间差。数学模型通常表示为：τIL=τH+τOS\tau\\_{IL} = \tau\\_{H} + \tau\\_{OS}τIL​=τH​+τOS​，其中τH\tau\\_{H}τH​为硬件固定损耗，τOS\tau\\_{OS}τOS​为系统软件开销 。

• 信号量混洗时间 (tsst\\_{ss}tss​)：衡量实时操作系统同步效率的指标，指从一个任务释放信号量到另一个等待该信号量的任务被激活并开始执行的时间延迟 。其计算公式为：tss=TotalCyclesSystemClockFrequencyt\\_{ss} = \frac{Total Cycles}{System Clock Frequency}tss​=SystemClockFrequencyTotalCycles​。

1.5、 数据库与调度算法

• MMDB (Main Memory Database, 内存数据库)：数据主拷贝常驻RAM的数据库。它通过消除磁盘I/O来实现极高的事务处理速度，常用于实时监控系统 。

• ACID与BASE：ACID代表原子性、一致性、隔离性和持久性，追求强一致性；BASE则代表基本可用、软状态和最终一致性，在分布式嵌入式系统中通过牺牲瞬时一致性换取可用性 。

• EDF (Earliest Deadline First, 最早截止时间优先)：一种动态优先级调度算法。系统始终优先执行距离截止时间最近的任务。在CPU利用率不超过100%的情况下，EDF被证明是单处理器上的最优调度策略。

二、入式操作系统内核与实时性

1、知识要点

• 内核架构二元论：
  • 宏内核 (Monolithic Kernel)：将文件系统、协议栈、驱动等集成在内核态。
    • 优势在于模块间通过直接函数调用协作，效率极高；
    • 劣势是任何模块故障可能导致整机崩溃（如早期 Linux）。
  • 微内核 (Microkernel)：仅保留调度、IPC、内存管理于内核态，其余服务运行在隔离的用户态。以HarmonyOS和QNX为代表，显著提升了系统的安全性与可扩展性。

• 实时性 (Real-Time) 的本质：
  • 实时性不等于“处理速度快”，而是指系统在限定时间内对外部事件做出**确定性（Deterministic）**响应的能力 。
  • 分为硬实时（严格截止时间，如刹车控制）和软实时（允许偶发延迟，如视频流）。
• Rhealstone 性能度量标准：
  包含六项关键指标评价 RTOS 优劣：
  • 任务切换时间：保存当前任务上下文并恢复新任务上下文的耗时 。
  • 抢占时间：高优先级任务响应外部事件并接管CPU控制权的时间 。
  • 中断延迟时间：从硬件中断触发到执行中断服务程序（ISR）第一条指令的时间差 。
  • 信号量洗牌时间：任务释放信号量到另一个等待该信号量的任务被激活的延迟 。
  • 死锁解除时间：操作系统识别并解决资源竞争冲突所需的平均时间 。
  • 数据包吞吐率：任务间通过系统原语发送数据的效率 。

2. 实时响应的物理开销逻辑

中断响应延迟（τIL\tau_{IL}τIL​）由硬件固有损耗（τH\tau_{H}τH​）和 OS 内核开销（τOS\tau_{OS}τOS​）级联而成。其底层物理逻辑在于：CPU 必须先完成当前指令的流水线执行，保存寄存器现场，随后 OS 才能介入。
τIL=τH+τOS\tau_{IL} = \tau_{H} + \tau_{OS}τIL​=τH​+τOS​

3. 信号量混洗时间 (tsst_{ss}tss​) 的数学推导

该指标反映了内核调度器的敏捷度。其测量逻辑是通过 DWT 循环计数器捕获任务释放信号量到目标任务唤醒之间的时钟周期数。在16 MHz16\text{ MHz}16MHz主频的 ARM Cortex-M4 下，典型值约为115.8 μs115.8\text{ μs}115.8μs。
tss=Total Cyclesfclkt_{ss} = \frac{\text{Total Cycles}}{f_{clk}}tss​=fclk​Total Cycles​

4. 确定时延引擎的优化逻辑

在分布式场景下，传统公平调度会导致资源竞争波动。鸿蒙等系统通过确定时延引擎，在任务执行前预分配优先级和时限，使应用响应延迟降低了25.7%25.7\%25.7%，并利用高效 IPC 将微内核通信损耗弥补了555倍以上。