1. 高级控制定时器的外部事件清除功能解析
在STM32高级控制定时器（如TIM1、TIM8）中，“外部事件清除比较输出参考信号”是一项专为高可靠性电机控制设计的硬件保护机制。该功能并非普通PWM输出的辅助特性，而是嵌入在输出模式控制器底层的硬连线逻辑，其核心价值在于实现毫微秒级的电流过载响应——远快于任何软件中断或DMA操作所能达到的延迟。
1.1 功能本质与工程定位
该功能由互补通道输出比较寄存器（CCER）中的OCxCE位（Output Compare Clear Enable）控制。当OCxCE = 1时，定时器将ETRF（External Trigger Input）信号直接接入输出模式控制器的清零通路，形成一条独立于计数器主路径的硬件旁路。此时，ETRF的跳变沿（上升沿或下降沿）可强制将对应通道的比较输出电平置为无效状态（通常为低电平），且该状态将被锁存，直至下一次更新事件（UEV）发生。
关键点在于：这不是软件配置的“关闭输出”，而是硬件级的即时强制置位。它绕过了所有软件条件判断、寄存器写入、中断服务程序执行等环节，响应时间仅取决于信号在芯片内部走线的传播延迟（典型值<50ns）。这一特性使其成为电机驱动中实现硬件过流保护（Hardware Over-Current Protection, HOC）的物理基础。
1.2 时钟树与触发源配置逻辑
ETRF信号的来源与配置是功能生效的前提。在STM32的时钟架构中，ETR引脚（如TIM1_ETR）本身是一个多功能复用引脚，其信号需经过严格的预处理才能作为有效的清除触发源：
