MC68HC908MR24 TIMB定时器与SPI模块实战配置与避坑指南

1. 项目概述与核心价值

在8位微控制器（MCU）的世界里，飞思卡尔（现恩智浦）的HC08系列堪称经典，而MC68HC908MR24则是其中一颗集成了丰富模拟与数字外设的明星型号。对于从事电机控制、电源管理或工业自动化开发的工程师来说，深入理解其内置的Timer Interface B（TIMB）和Serial Peripheral Interface（SPI）模块，是解锁其强大实时控制与通信能力的关键。这两个模块，一个负责“时间”的精准度量与事件调度，另一个负责“数据”的高速同步交换，共同构成了嵌入式系统感知与控制外部世界的左膀右臂。

TIMB不仅仅是一个简单的计数器。它通过可编程的模值寄存器（TMODH/L）设定计时周期，结合灵活的通道控制寄存器（TBSCx），能够实现输入捕获（测量脉冲宽度或频率）、输出比较（在特定时刻触发动作）以及脉宽调制（PWM）信号生成。这种硬件级的定时与波形生成能力，能将CPU从繁重的软件延时或循环计数中解放出来，极大地提升了系统的实时性和可靠性。而SPI模块，作为一种全双工、同步串行通信接口，以其简单高效的硬件设计，成为连接Flash存储器、ADC/DAC转换器、显示屏驱动以及各类传感器的首选协议。其主从架构和可配置的时钟特性（CPOL/CPHA），使其能适配市面上绝大多数SPI从设备。

本文将以MC68HC908MR24的数据手册为基础，但不止步于寄存器位的罗列。我将结合自己多年在8位MCU项目中的实战经验，深入剖析TIMB和SPI模块的工作原理、配置要点以及那些手册上不会写的“坑”。我会解释为什么在修改TIMB模值前必须先复位计数器，为什么SPI从机的SS引脚在CPHA=0和CPHA=1时操作逻辑截然不同，以及如何避免常见的溢出错误和模式故障。无论你是正在评估这颗芯片，还是已经深陷调试泥潭，希望这篇融合了原理与实战的详解，能成为你手边一份可靠的参考指南。

2. TIMB定时器接口深度解析

TIMB是一个16位定时器/计数器，其核心是一个自由运行的计数器（TBCNTH/L），计数时钟源可来自内部总线时钟或外部引脚。它的强大之处在于其两个独立的通道（Channel 0和Channel 1），每个通道都可以被独立配置为输入捕获、输出比较或PWM模式。理解其寄存器组的工作机制，是灵活运用的前提。

2.1 计数器模值寄存器（TMODH/L）与溢出机制

TIMB计数器模值寄存器（TBMODH: $0054, TBMODL: $0055）是控制定时器周期的核心。这是一个16位的读写寄存器，复位后默认值为$FFFF（即65535）。当自由运行的16位计数器（TBCNT）从0开始向上计数，其值达到模值寄存器（TMOD）中设定的值时，在下一个计数时钟沿，计数器不会继续加1变成TMOD+1，而是复位到$0000，并同时置位溢出标志位（TOF）。如果此时定时器溢出中断被使能，就会产生一个中断请求。

这里有一个极其关键且容易忽略的细节：数据手册明确警告，在写入模值寄存器（TMOD）之前，必须先复位TIMB计数器（通过设置TBSC寄存器中的TRST位）。这是为什么呢？想象一下，计数器正在运行，比如当前值是$0100。此时你直接写入一个新的模值，比如$00FF。如果写入操作不是原子的（需要分两次写高字节和低字节），就可能出现一种危险情况：你先写入了高字节TMODH=$00，计数器当前值（$0100）的高字节是$01，它已经大于新的模值高字节$00了。在低字节TMODL=$FF被写入前，硬件可能会误判计数器已经“溢出”，导致不可预测的定时器行为。因此，安全的操作序列永远是：停止计数器（TSTOP=1） -> 复位计数器（TRST=1） -> 写入新的TMODH -> 写入新的TMODL -> 清除TRST和TSTOP，启动计数器。

注意：写入TMODH会暂时禁止TOF标志和溢出中断，直到TMODL也被写入。这个设计是为了防止在修改模值的过程中产生虚假的溢出中断。在编程时，应确保高低字节的写入操作是连续的，中间不要插入其他无关操作。

2.2 通道状态与控制寄存器（TBSCx）位域精讲

每个通道（x=0或1）都有一个对应的TBSCx寄存器（TBSC0: $0056, TBSC1: $0059），它是配置通道行为的“大脑”。我们逐位拆解其功能：

CHxF（通道x标志位）：这是一个状态兼清除标志位。

• 输入捕获模式：当在通道引脚上检测到设定的有效边沿（上升、下降或任意）时，硬件自动置位。
• 输出比较/PWM模式：当TIMB计数器的值与该通道的捕获/比较寄存器（TBCHxH/L）的值匹配时，硬件自动置位。
• 清除方法：这是容易出错的地方。不能直接写0来清除。标准的清除序列是：先读取TBSCx寄存器（此时CHxF=1），然后再向CHxF位写0。如果在这两步操作之间发生了新的匹配或捕获事件，写0操作将无效，以确保中断请求不会丢失。这种“读-写”清除机制在飞思卡尔/恩智浦的许多外设中都很常见。

CHxIE（通道x中断使能）：此位置1，则当CHxF标志置位时，会向CPU申请中断。是否进入中断服务程序，还需取决于CPU总的中断屏蔽位。在实时性要求高的应用中（如精确测频或生成同步PWM），使能中断可以让CPU及时响应定时器事件。

MSxB和MSxA（模式选择位）：这两位组合决定了通道的基本工作模式。TBSC1没有MS1B位，这意味着只有通道0支持缓冲式输出比较/PWM模式。

• MSxB:MSxA = 0:0：输入捕获模式。通道引脚作为输入，用于捕获计数器当前值。
• MSxB:MSxA = 0:1：非缓冲输出比较/PWM模式。这是最常用的输出模式，比较寄存器（TBCHx）直接控制输出。
• MSxB:MSxA = 1:X：缓冲输出比较/PWM模式（仅通道0）。在此模式下，会使用一个影子寄存器。你可以在任何时候更新TBCH0寄存器，但新值只有在当前PWM周期结束后（计数器溢出时）才会被加载到真正的比较寄存器中，这确保了PWM波形切换时的无毛刺平滑过渡，对于电机驱动和电源转换至关重要。手册提到，设置MS0B=1会使通道1的控制寄存器失效，并将TCH1引脚恢复为通用I/O，这意味着在需要高级缓冲PWM时，你可能需要牺牲一个定时器通道。

ELSxB:ELSxA（边沿/电平选择位）：这两位是功能配置的“细化开关”，其含义取决于MSx位选择的模式。

• 输入捕获模式（MSx=00）：
  • 01：仅在上升沿捕获。
  • 10：仅在下降沿捕获。
  • 11：在上升沿和下降沿都捕获（常用于测量脉冲宽度或频率）。
• 输出比较/PWM模式（MSx非00）：
  • 01：匹配时翻转输出电平。
  • 10：匹配时清零（输出低电平）。
  • 11：匹配时置位（输出高电平）。
• 特殊状态（ELSxB:A=00）：此时通道与引脚断开，引脚由端口寄存器控制。MSxA位在此状态下决定一旦使能PWM/输入捕获/输出比较功能时，引脚的初始输出电平（1=低，0=高）。这为控制上电或初始化期间的输出状态提供了便利。

TOVx（溢出翻转位）：此位仅对输出比较通道有效。当TOVx=1时，每当TIMB计数器溢出（达到模值），通道引脚的电平就会自动翻转一次，不受输出比较事件影响。这可以用来生成一个与溢出周期同步的、占空比固定为50%的方波，或者用于复杂的波形合成。手册特别强调，如果溢出和输出比较事件同时发生，溢出翻转的优先级更高。

CHxMAX（通道x最大占空比位）：这是一个PWM模式下的特殊功能位。当TOVx=0时，将此位置1，可以强制PWM输出信号保持在高电平（100%占空比）或低电平（0%占空比，取决于ELSx的配置）。这个改变不会立即生效，而是在下一个计数器溢出周期后才生效，如图12-7所示。这可以用于实现平滑的电机启停或亮度渐变。

2.3 输入捕获与输出比较实战配置

理解了寄存器位，我们来看两个典型场景的配置流程。

场景一：使用通道0测量外部脉冲高电平宽度（输入捕获）

1. 初始化定时器：配置TIMB时钟源，设置一个合适的模值（TMOD），确保在预期最大脉冲宽度内计数器不会溢出。启动定时器。
2. 配置通道0为输入捕获：设置TBSC0寄存器。MS0B:MS0A=0:0（输入捕获模式）。ELS0B:ELS0A=0:1（上升沿捕获）。CH0IE=1（使能中断，可选）。其他位清零。
3. 中断服务程序（ISR）编写：
   • 第一次上升沿捕获：在CH0F中断中，读取并保存捕获值capture_start = TBCH0，然后立即修改ELS0B:ELS0A=1:0（改为下降沿捕获），并清除CH0F标志。
   • 第二次下降沿捕获：在CH0F中断中，再次读取捕获值capture_end = TBCH0。脉冲宽度 =(capture_end - capture_start) * 计数时钟周期。如果需要连续测量，再将边沿改回上升沿，清除标志。

避坑指南：在切换捕获边沿前，务必确保引脚电平已稳定至少两个总线时钟周期，否则可能捕获到毛刺。可以在切换边沿后加入短暂延时，或通过硬件滤波电路处理输入信号。

场景二：使用通道0和1生成两路互补带死区的PWM（输出比较/PWM模式）这是电机控制中的常见需求。

1. 计算参数：根据所需的PWM频率（Fpwm）和系统总线频率（Fbus），计算定时器模值。TMOD = Fbus / Fpwm - 1。例如，Fbus=8MHz，需要20kHz PWM，则TMOD = 8,000,000 / 20,000 - 1 = 399。
2. 配置定时器基础：写入TMODH/L，设置预分频器（如果支持），启动定时器。
3. 配置通道0（PWM主通道）：
   • TBSC0: MS0B:MS0A=0:1（非缓冲PWM），ELS0B:ELS0A=1:0（匹配时清零）。TOV0=0（溢出不翻转）。CH0MAX=0。
   • 写入TBCH0H/L，设置比较值。占空比 =(TBCH0值 + 1) / (TMOD + 1)。假设需要50%占空比，TBCH0 = 199。
4. 配置通道1（互补通道）：
   • TBSC1: MS1A=1（非缓冲PWM），ELS1B:ELS1A=1:1（匹配时置位）。TOV1=0。
   • 写入TBCH1H/L，设置比较值。为了生成互补信号，通常设置TBCH1 = TBCH0。这样，当计数器达到TBCH0时，CH0输出变低；达到TBCH1时，CH1输出变高。但两者同时变化会导致桥臂直通，需要死区。
5. 软件实现死区：真正的硬件死区可能需要高级定时器或外部逻辑。用TIMB可以软件模拟：将TBCH1的值设置为TBCH0 + dead_time_counts。这样CH0先变低，经过一段计数时间后CH1才变高，插入了一段死区时间。死区时间 =dead_time_counts * 计数时钟周期。

3. SPI串行外设接口模块详解

SPI是一种高速、全双工、同步的串行通信总线。MC68HC908MR24的SPI模块功能完备，支持主从模式、时钟极性与相位可调、以及双缓冲操作，能有效减轻CPU负担。

3.1 SPI模块核心寄存器与工作模式

SPI模块主要由三个寄存器控制：

• SPI控制寄存器（SPCR, $0044）：用于全局配置，如使能SPI、选择主从模式、设置时钟极性和相位等。
• SPI状态与控制寄存器（SPSCR, $0045）：包含传输状态标志（SPRF接收满，SPTE发送空）和错误标志（OVRF溢出，MODF模式故障），并可以配置中断使能和波特率。
• SPI数据寄存器（SPDR, $0046）：读写该寄存器会访问不同的物理寄存器。写入操作将数据放入发送数据寄存器；读取操作是从接收数据寄存器获取数据。这种双缓冲结构允许在读取刚接收到的数据的同时，准备下一个要发送的数据，从而实现连续传输。

主模式（SPMSTR=1）：主机控制通信时钟（SPSCK）。启动传输的方式非常简单：只要发送数据寄存器为空（SPTE=1），向SPDR写入一个字节，硬件便会自动将该字节装入移位寄存器，并在SPSCK时钟的控制下，从MOSI引脚移出。同时，从机返回的数据位也从MISO引脚移入。当8位数据全部移入/移出后，接收数据寄存器满标志（SPRF）置位，表示一个字节传输完成，可以读取SPDR获取接收到的数据。主机的波特率由SPR1:SPR0位选择，可选总线频率的2、8、32、128分频。

从模式（SPMSTR=0）：从机的时钟SPSCK来自主机。SS引脚必须被拉低（选中）才能进行通信。从机的移位寄存器在主机时钟驱动下工作，最大时钟频率可以达到总线频率。从机要发送数据，必须在主机发起传输之前，将数据写入自己的SPDR。否则，移位寄存器中之前残留的数据（或默认值）将被发送出去。从机在接收完一个字节后，SPRF置位，必须在下一个字节传输结束前读取数据，否则会发生溢出错误。

3.2 时钟相位（CPHA）与极性（CPOL）的深入理解与配置

CPOL和CPHA的组合定义了SPI的四种通信模式（Mode 0-3），这是连接不同SPI设备时必须正确匹配的关键。

• CPOL（时钟极性）：决定SPSCK线在空闲状态（无数据传输时）的电平。
  • CPOL=0：空闲时时钟为低电平。
  • CPOL=1：空闲时时钟为高电平。
• CPHA（时钟相位）：决定数据在时钟的哪个边沿被采样（捕获）和哪个边沿被改变（输出）。
  • CPHA=0：数据在时钟的第一个边沿（即SCK从空闲状态跳变到有效状态的边沿）被采样，在下一个边沿改变。
  • CPHA=1：数据在时钟的第二个边沿被采样，在第一个边沿改变。

模式0 (CPOL=0, CPHA=0)：空闲低电平，数据在上升沿采样（第一个边沿），下降沿改变。模式1 (CPOL=0, CPHA=1)：空闲低电平，数据在下降沿采样（第二个边沿），上升沿改变。模式2 (CPOL=1, CPHA=0)：空闲高电平，数据在下降沿采样（第一个边沿），上升沿改变。模式3 (CPOL=1, CPHA=1)：空闲高电平，数据在上升沿采样（第二个边沿），下降沿改变。

CPHA=0与CPHA=1的本质区别在于SS引脚的作用：

• 当CPHA=0时：SS引脚不仅仅是一个片选信号，它直接参与了传输的启动。对于从机，SS引脚的下落沿标志着传输开始，从机必须在SS下降沿之前将待发送数据的MSB放到MISO线上。因此，每传输一个字节，SS引脚都需要在字节间产生一个高脉冲（见图13-5）。这种模式适用于多从机系统，SS的跳变能明确指示每个字节传输的边界。
• 当CPHA=1时：SS引脚仅作为常规的片选信号。传输由SPSCK的第一个时钟边沿启动。只要SS保持低电平，就可以连续传输多个字节而无需切换SS。从机需要在第一个SPSCK边沿之前准备好数据。这种模式在单主单从或流式传输中更高效。

重要经验：在修改CPOL或CPHA位之前，必须先通过清除SPE位来禁用SPI模块。如果在SPI使能状态下更改这些位，可能导致不可预测的通信错误。

3.3 主从模式配置与数据传输流程

配置为主机并与一个从机通信（例如，读写SPI Flash）：

1. 初始化GPIO：将MOSI、SPSCK引脚配置为输出，MISO配置为输入，SS引脚可以配置为通用输出并拉高（如果不用作模式错误检测），或者配置为输入上拉。
2. 配置SPI控制寄存器（SPCR）：
   • SPE = 1 (使能SPI)
   • SPMSTR = 1 (主机模式)
   • CPOL, CPHA = ? (根据从设备数据手册选择，例如对于大多数SPI Flash，常用Mode 0或Mode 3)
   • SPR1:SPR0 = ? (选择波特率，根据总线频率和从机最大速度计算)
   • SPWOM = 0 (通常推挽输出，除非总线需要开漏)
   • SPTIE = 0/1 (发送空中断使能，按需)
   • SPRIE = 0/1 (接收满/错误中断使能，按需)
3. 配置SPI状态与控制寄存器（SPSCR）：
   • MODFEN = 0 (如果SS引脚未用于多主机冲突检测，则禁用模式错误功能)
   • ERRIE = 0/1 (错误中断使能，按需)
4. 传输数据：
   • 拉低从机的SS片选线（如果是GPIO控制）。
   • 等待SPTE标志为1（发送缓冲区空），或等待发送空中断。
   • 向SPDR写入要发送的命令或数据字节。
   • 等待SPRF标志为1（接收缓冲区满），或等待接收满中断。
   • 读取SPDR，获得从机返回的数据。注意：读取SPDR会自动清除SPRF标志。标准的清除序列是：先读SPSR（访问SPSCR），再读SPDR。但在DMAS=1或简单轮询时，直接读SPDR也可清除。
   • 重复写入/读取过程，完成多字节传输。
   • 拉高从机的SS片选线。

配置为从机：

1. 初始化GPIO：将MISO配置为输出，MOSI、SPSCK配置为输入，SS必须配置为输入。
2. 配置SPI控制寄存器（SPCR）：
   • SPE = 1 (使能SPI)
   • SPMSTR = 0 (从机模式)
   • CPOL, CPHA = ? (必须与主机严格一致)
   • 其他位按需设置。
3. 准备接收/发送：
   • 在主机拉低SS并产生第一个时钟边沿（CPHA=0时是SS下降沿，CPHA=1时是SPSCK边沿）之前，将要发送的数据写入SPDR。
   • 主机开始传输后，从机硬件自动处理收发。
   • 检测到SPRF=1后，及时读取SPDR获取主机发来的数据，并准备下一个要发送的数据（写入SPDR）。
   • 关键点：从机必须在当前字节传输结束前读取数据并准备好下一个要发送的数据，否则会发生下溢（发送旧数据）或溢出（丢失接收数据）。

3.4 错误处理机制：溢出与模式故障

SPI模块提供了两种错误检测机制，帮助开发者构建健壮的通信系统。

溢出错误（OVRF）：当接收数据寄存器（SPDR_R）中的数据尚未被读取（即SPRF标志仍为1），而移位寄存器又接收完一个新的字节并试图传输给SPDR_R时，溢出错误标志OVRF将被置位。同时，新接收到的字节会被丢弃。这通常发生在从机端，因为主机控制了时钟，可能连续发送数据，而从机CPU来不及读取。在主模式下，如果连续向SPDR写入数据而不读取，也可能发生（因为收发是同步的，发送的同时也在接收）。

如何处理溢出错误：

1. 在初始化时，可以置位ERRIE位，使能错误中断，在中断服务程序中统一处理OVRF和MODF。
2. 检测到OVRF置位后，软件必须执行一个特定的清除序列：先读取SPSCR寄存器（此时OVRF=1），然后再向OVRF位写0。直接写0是无效的。
3. 清除错误后，通常需要重新同步通信。对于从机，可能需要丢弃后续数据直到主机发起新的传输序列；对于主机，可能需要重新初始化传输。

模式故障错误（MODF）：此功能用于多主机SPI总线冲突检测。当SPI配置为主机（SPMSTR=1）且模式故障检测使能（MODFEN=1）时，如果其SS引脚被外部拉低（另一个主机试图占用总线），则MODF标志会被硬件置位。作为响应，SPI模块会自动执行以下操作：1) 清除SPE位，禁用SPI模块；2) 清除SPMSTR位，强制进入从机模式；3) 将MISO、MOSI、SPSCK引脚方向改为输入，以防止总线冲突。

如何处理模式故障错误：

1. 在MODFEN=1的多主机系统中，必须使能错误中断（ERRIE=1）或定期轮询MODF位。
2. 检测到MODF后，同样需要通过“读SPSCR后写0”的序列来清除MODF标志。
3. 软件需要根据应用逻辑决定下一步操作，例如等待一段随机时间后重试竞争总线。重试前，需要重新配置SPI为主机模式（设置SPMSTR=1，并重新配置引脚方向为输出），最后再置位SPE使能SPI。

避坑指南：在单主机单从机系统中，最简单的做法是将主机的MODFEN位清零，并将主机的SS引脚配置为通用输出并拉高，或者配置为输入并使能内部上拉。这样可以避免因SS引脚干扰而意外触发模式故障，导致SPI模块被意外禁用。

4. TIMB与SPI联合应用实战与调试技巧

在实际项目中，TIMB和SPI常常协同工作。例如，使用TIMB生成一个精确的定时中断，在中断服务程序（ISR）中通过SPI批量读取传感器数据；或者用TIMB的PWM控制电机转速，同时用SPI与数字电位器或驱动器通信来调整参数。

4.1 应用场景：基于TIMB定时触发的SPI数据采集系统

假设我们需要每10ms通过SPI从一颗ADC芯片（如MCP3008）读取8个通道的数据。

1. TIMB配置为周期性中断：

   • 计算模值。假设总线频率Fbus=8MHz，期望中断频率Fint=100Hz（10ms）。TIMB时钟选择不分频（Fbus）。则模值 TMOD = Fbus / Fint - 1 = 8,000,000 / 100 - 1 = 79999。这是一个16位可表示的范围（<65535），因此需要给TIMB配置一个预分频器。假设TIMB支持分频，设置分频比为8，则实际TIMB时钟Ftimb = Fbus/8 = 1MHz。此时 TMOD = 1,000,000 / 100 - 1 = 9999。
   • 写入TBMODH/L = 9999。
   • 配置TBSC寄存器，使能定时器溢出中断（TOIE=1）。
   • 启动定时器。

2. SPI配置为主机模式：根据ADC芯片的数据手册，配置正确的CPOL/CPHA（通常为Mode 0或Mode 3）和合适的波特率（低于ADC最大SPI时钟）。

3. 中断服务程序（ISR）流程：

   • TIMB溢出中断发生。
   • 在ISR中，清除TOF标志（读TBSC，写0）。
   • 通过SPI发送ADC的“启动转换+通道选择”命令字，并读取返回的高字节。
   • 连续进行8次，读取所有通道数据，存入缓冲区。
   • 设置一个“数据就绪”标志，主循环中检测到此标志后处理数据。

关键点与优化：

• 中断响应时间：SPI通信是相对较慢的操作。如果8次SPI读写时间超过10ms，会导致中断嵌套或丢失定时。需要评估SPI波特率和ADC转换时间。如果时间紧张，可以考虑：1) 提高SPI波特率；2) 只在定时中断中启动第一次SPI传输，然后利用SPI传输完成中断（SPRF）来链式触发后续传输；3) 使用DMA（如果MCU支持）来搬运SPI数据，极大减轻CPU负担。
• 共享资源访问：如果主循环和中断都要访问SPI数据缓冲区，需要使用 volatile 关键字声明缓冲区，并考虑简单的互斥机制（如关中断）来防止数据访问冲突。

4.2 常见问题排查与调试心得

问题一：TIMB PWM输出没有波形或频率不对。

• 检查时钟源：确认TIMB的时钟是否已使能，分频设置是否正确。有时需要配置另一个系统控制寄存器来开启定时器时钟。
• 检查引脚复用：TCHx引脚是否已正确配置为定时器功能，而非通用I/O？这通常涉及端口控制寄存器的设置。
• 检查计数器是否运行：确认TBSC寄存器中的TSTOP位为0，TRST位为0。
• 计算验证：双重检查模值（TMOD）和比较值（TBCHx）的计算公式。PWM频率 = Ftimb / (TMOD + 1)。占空比 = (TBCHx + 1) / (TMOD + 1) （对于匹配时清零/置位模式）。确保TBCHx的值小于TMOD。
• 示波器观察：用示波器查看TCHx引脚。如果一直为高或低，检查ELSx配置（输出比较模式）和MSx配置（PWM模式）。如果有一个极窄的脉冲，可能是比较值非常接近0或TMOD。

问题二：SPI通信失败，收不到数据或数据全为0xFF/0x00。

• 电平与连接：首先用示波器或逻辑分析仪检查硬件。确认MOSI、MISO、SPSCK、SS四根线连接正确，信号电平正常（没有过冲或振铃）。这是排查所有通信问题的第一步，能排除一半以上的硬件和基础配置错误。
• 主从模式与CPOL/CPHA：这是最常见的软件错误源。绝对确保主机和从机的CPOL、CPHA设置完全一致。仔细查阅从设备的数据手册，确认其支持的SPI模式。
• SS引脚处理：
  • 对于从机：确保主机的SS信号在传输期间保持稳定的低电平。在CPHA=0模式下，注意字节间SS是否需要翻转。
  • 对于主机：如果未使用多主机模式，将MODFEN清零，并将SS引脚设为输出高或输入上拉，避免干扰。
• 波特率：主机波特率是否超过从机支持的最大速率？初期调试时，可以设置为最低波特率。
• 双缓冲与标志清除：
  • 发送：等待SPTE=1后再写入SPDR。写入操作会清除SPTE。
  • 接收：等待SPRF=1后再读取SPDR。读取操作会清除SPRF。避免使用“写入后立即读取”的代码，必须等待SPRF置位，这代表一个完整的字节交换已经完成。
  • 错误处理：检查OVRF和MODF标志是否被置位。如果置位，按前述方法清除，并检查代码逻辑是否有地方未及时读取数据。
• 软件模拟SPI：在极端情况下，如果硬件SPI调试不通，可以尝试先用软件模拟SPI（通过GPIO翻转模拟时钟和数据）与从机通信。如果能通，则问题很可能出在硬件SPI的配置上；如果也不通，则可能是从设备本身、硬件连接或电源问题。

问题三：系统同时使用TIMB中断和SPI中断时出现异常。

• 中断优先级：检查MCU的中断向量表。TIMB溢出中断和SPI接收/发送中断可能有不同的优先级。如果SPI中断服务程序执行时间过长，可能会阻塞TIMB中断，导致定时不准。可以考虑在SPI中断中只做最必要的操作（如搬运数据），复杂的处理放到主循环中。
• 共享变量：如果中断和主循环访问同一变量（如SPI数据缓冲区索引），务必使用volatile声明，并在关键段操作时暂时关闭中断，以防止数据错乱。
• 堆栈溢出：中断嵌套可能消耗大量堆栈。确保为中断服务程序分配了足够的堆栈空间，特别是当它们进行函数调用或使用较大局部数组时。

调试8位MCU的外设，逻辑分析仪是比示波器更强大的工具。它可以同时捕获SPI的四路信号，并按照你设定的协议（CPOL，CPHA）直接解析出十六进制或二进制数据，让你一眼就能看出数据、时钟和片选信号的时序关系是否正确，极大地提升了调试效率。对于TIMB，可以用一个通道测量PWM频率和占空比，用另一个通道作为触发源，来观察SPI通信是否在精确的时间点上发生。