Δ-Σ ADC 转换原理及精度分析-洪萨配资

摘要

本文深入解析 Δ-Σ ADC 的内部转换机制，通过实例演示模拟信号到数字信号的转换过程，并系统分析影响采样精度的关键因素。文章从工作原理到实际应用，讲解 Δ-Σ ADC 的工作过程和精度分析。

一、Δ-Σ ADC 内部转换机制

内核组成：主要由四个部分组成，包括差分放大器、积分器、比较器、DAC 模块；差分器将输入的电压值与实时反馈的值作差，这里最终只有两个值（Xi - Vref、0V），误差值被后级积分器累加，随后给比较器比较，此时比较器只输出 0 和 1 两个值，当比较器值大于 0 输出 1，比较器值小于等于 0 输出 0。过采样频率（OSR）决定每一个输出采样对应的过采样频率。最终模拟量会被转换为数字信号 0/1，等效于 PWM 形式，PWM 占空比对应输入值与 Vref 的比值。由于相对更高的采样频率，量化噪声频谱被推到更高的范围，采样频率远大于 2 倍的有用信号频率，奈奎斯特边界采样频率更高从而降低了混叠噪声。

1.1 内部模拟到数字转换的过程分析

下图展示了 Δ-Σ ADC 内部转换机制的核心流程，清晰地呈现了差分放大器、积分器、比较器、DAC 模块之间的信号流向和工作逻辑：

flowchart TD subgraph A[Δ-Σ ADC 内部转换机制] direction LR Vin[模拟输入 Vin] --> DiffAmp[差分放大器] Vref[参考电压 Vref] --> DAC[DAC 模块] DAC --> DiffAmp DiffAmp -->|误差信号 e = Vin - Vfb| Integrator[积分器] Integrator -->|累积误差 I| Comparator[比较器] Comparator -->|输出 Bit (0/1)| BitStream[数字比特流] Comparator --> DAC BitStream -->|数字滤波器| Out[数字输出] end style DiffAmp fill:#e1f5fe style Integrator fill:#f3e5f5 style Comparator fill:#e8f5e8 style DAC fill:#fff3e0 linkStyle 0 stroke:#2196f3,stroke-width:2px linkStyle 1 stroke:#ff9800,stroke-width:2px linkStyle 2 stroke:#4caf50,stroke-width:2px linkStyle 3 stroke:#9c27b0,stroke-width:2px linkStyle 4 stroke:#f44336,stroke-width:2px linkStyle 5 stroke:#ff9800,stroke-width:2px linkStyle 6 stroke:#2196f3,stroke-width:2px

流程说明：

差分放大器：接收模拟输入 Vin 和来自 DAC 的反馈电压 Vfb，输出误差信号 e = Vin - Vfb。
积分器：对误差信号 e 进行累积，得到累积误差 I。
比较器：将累积误差 I 与零比较，输出数字比特（I > 0 时输出 1，I ≤ 0 时输出 0）。
DAC 模块：将比较器输出的数字比特转换为模拟反馈电压 Vfb，送回差分放大器形成闭环。
数字滤波器：对输出的比特流进行滤波和抽取，得到最终的数字输出。

通过实例说明模拟输入后如何产生每一位信号，设定输入电压 0.2V，采样倍率 20（OSR）次，参考电压 1V。

流程如下：

Vfb：反馈信号；e：误差信号；I：累计误差

第一次：n=1

Vfb[0]=0e1=0.2-0=0.2I1=0+0.2=0.2>0A→ Bit1=1

第二次：n=2

Vfb[0]=1e1=0.2-1=-0.8I1=0.2-0.8=-0.6<0A→ Bit1=0

...

20 次后输出值如下：0.2 -0.6 -0.4 -0.2 0 0.2 -0.6 -0.4 -0.2 0 0.2 -0.6 -0.4 -0.2 0

0.2 -0.6 -0.4 -0.2 0

积分值在-0.6 +0.2区间往复震荡，20 拍总累积误差加权平均归零，和 PI 控制消除静差底层逻辑完全一致，20BIT 流为 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0

输出电压值 Vs = 4/20 × 1V = 0.2V

1.2 过采样优势

本质上有低通滤波效果，且更高的过采样频率将混叠噪声频率推到更高的带宽 Σ-Δ 刻意远离奈奎斯特边界，引入过采样 OSR 采样频率远大于奈奎斯特边界，基带与镜像频谱间隔极大如下图所示；前端模拟抗混叠滤波器要求极低，简单 RC 即可如下可以有更宽的带宽实施 RC 设计（奈奎斯特边界）：

二、采样精度分析

采样精度主要受固有采样影响（量化噪声）以及随机参数影响。下文主要对 ENOB/温漂影响、外部参数进行分析；

系统总误差为：ΔV = Err_vref + Err_SNR + Err_smp + Err_tmp

Err_vref：电源波动误差

Err_SNR：信噪比误差

Err_smp：采样电路影响

Err_tmp：环境温度影响

2.1 ENOB 位数影响分析

ENOB 有效数据位是计算精度的主要指标，其理论计算值（ENOB = SNR - 1.76 / 6.02）。主要取决于 SNR，而 SNR 取决于系统阶数以及 OSR 和整个系统的随机噪声，越是高阶以及更高的 OSR 可以理论计算出更高的 ENOB。因此通过增加阶数和 OSR 可以缩小量化噪声。通常在芯片中已经给出定的最终 OSR 对应的实际位数。或者给出 SNR 后续计算出实际的 ENOB，最终可以得出实际精度。如下芯片给出了定的噪声。

实际测试的 SNR 误差中包含了量化噪声 + 运放热噪声 + 参考电压噪声 + 时钟抖动转化噪声 + 开关电容杂散噪声等随机误差，因此手册中的实际 SNR 可以覆盖 ADC 系统级随机误差。

2.2 温度/零漂影响

实际应用中会有环境温度变化导致温漂，增益误差，积分误差，0 点偏移都会对最终结果带来影响。因此需要对不同温度下的零漂、增益误差进行补偿，抵消线性叠加的误差。

温度带来的偏差会对实际结果产生影响比如：3V 参考，温漂 5 ppm/℃，温度变化 20℃，漂移量：Vref = 3 × 5 μV/V/℃ × 20℃ = 0.3 mV，3V 满幅 LSB ≈ 46 μV，该漂移等效 6 个 LSB，直接破坏 16bit 精度。低温漂电源需要首先被考虑，必要时的温度补偿需要再增加以减小温漂误差。

2.3 外部参数影响分析

通常在设计信号回踩电路时会根据实际应用场合增加分压电路，滤波电路，钳位电路等需要考虑漏电流的影响，由于Δ-Σ通过过采样实现量化，不同频率产生的漏电流不同实际计算需要根据手册给定参数确认具体值。比如 OSR 为 20 对应的漏电流为 10 μA，加上钳位电路的漏电流假设为 1 μA，总漏电流为 11 μA，串联电阻为 1 kΩ 时产生的压降为 11 mV。

2.4 电压源误差影响分析

参考电压随机波动带来的误差，该误差直接导致采样精度降级且不可避免。比如选用的基准源波动为 ±10 mV，标称电压为 3V，实际输入电压为 1.5V，理论上模拟转换后的实际占空比范围是 1.5 / (3V ± 10 mV)，占空比为 0.4983 - 0.5017，输入 1.5V 时对应的实际误差电压范围是 ±8.5 mV。因此在选型时设计需要考虑电源精度的影响，同时需要考虑输入电压范围。合理的输入电压与基准的比值范围可以减小电源波动影响。

三、设计参考

基于前文对 Δ-Σ ADC 工作原理和精度影响因素的深入分析，在实际选型和应用中可参考以下建议：

根据应用场景匹配 OSR 与阶数：对于高精度、低速测量（如传感器信号采集），可选用高阶（如 4 阶以上）和高 OSR（如 256 以上）的 Δ-Σ ADC，以最大化抑制量化噪声；对于中高速应用（如音频、振动监测），则需在精度与带宽之间权衡，选择适中阶数（2-3 阶）和 OSR（64-128）。
重视参考电压与电源设计：参考电压的温漂、噪声直接影响系统精度。建议选用低温漂（<5 ppm/℃）、低噪声的基准源，并在电源入口增加 LC 滤波，以减小电源波动引入的误差。若系统工作温度范围宽，应优先选择内置温度补偿或支持外部温度校准的型号。
合理设计前端信号调理电路：Δ-Σ ADC 对输入信号的带宽要求较低，但仍需注意漏电流、共模干扰等问题。在信号链中可加入 RC 低通滤波、缓冲放大器或仪表放大器，以隔离传感器与 ADC 输入，避免漏电流导致的分压误差。