目录
logisim文件下载
实验报告
一、实验目的
二、实验环境
三、实验内容
四、实验步骤
五、实验结果及分析
六、实验体会
logisim文件下载
点击下载
实验报告
一、实验目的
理解加法器的构成
能够设计多位全加器
二、实验环境
Logisim软件
三、实验内容
1、设计半加器、全加器
2、设计四位加法器
3、将加法器连接到电路中
四、实验步骤
1.半加器
半加器不考虑低位来的进位，
Ai | Bi | Si | Ci+1 |
0 | 0 | 0 | 0 |
0 | 1 | 1 | 0 |
1 | 0 | 1 | 0 |
1 | 1 | 0 | 1 |
（1）Project--Add Circuit
- 半加器电路设计好之后，对半加器进行封装。
2.全加器
全加器考虑低位来的进位，可由两个半加器构成。
3.四位加法器
将四个全加器连接起来组成，默认最低位进位为0。从二进制
数的最低位开始，逐位相加至最高位，最后得出和数。
用全加器设计四位加法器
用全加器设计四位加法器并验证所设计的加法器是否正确。
0010+0001=0011
1010+1001=10011
0011+1001=1100
五、实验结果及分析
实验过程中，我也曾遇到一些小问题。比如初期误将异或门换成了或门，导致输入为11时求和输出S=1，与理论结果不符。发现问题后，我没有急于修改，而是重新梳理逻辑表达式，对比异或门与或门的逻辑功能差异，最终找到错误根源并完成修正。这一经历让我明白，实验中出现错误并不可怕，关键是要具备排查错误的能力——先回归理论找依据，再逐一检查电路的每一个连接点，通过“理论对照-逐一排查”的方式解决问题，这一方法也为我后续开展更复杂的数字电路实验奠定了基础。
六、实验体会
本次半加器Logisim实验，是我首次通过可视化仿真工具深入探究数字逻辑电路的核心原理，不仅让我对理论知识有了具象化的认知，更在实践操作与问题解决中提升了逻辑思维和动手能力。实验虽不算复杂，但从理论梳理到仿真实现，再到结果验证的每一个环节，都让我收获颇丰、感悟良多。
实验之初，我先回归数字逻辑的基础理论，明确了半加器的核心功能——仅对两个1位二进制数进行加法运算，输出求和结果与进位信号，不考虑低位向高位的进位输入。基于这一功能，我推导得出半加器的逻辑表达式：求和输出S = A ⊕ B（异或运算），进位输出C = A ∧ B（与运算）。这一步让我深刻体会到，数字电路的设计源于清晰的逻辑推导，理论是实践的前提，若脱离逻辑表达式盲目搭建电路，必然会陷入混乱。
进入Logisim软件操作阶段，我首先熟悉了软件的基本界面与核心组件，尤其是输入引脚、输出引脚以及异或门、与门等逻辑门的调用方式。在搭建电路时，我先将两个输入引脚分别命名为A和B，对应两个待相加的二进制数；随后根据逻辑表达式，将A和B同时接入异或门和与门的输入端；最后将异或门的输出端连接到求和输出引脚S，与门的输出端连接到进位输出引脚C，完成了半加器的基础电路搭建。这一过程看似简单，但需要格外注重细节，比如组件的连接是否准确、引脚的命名是否规范，这些细节直接影响后续实验结果的准确性。
电路搭建完成后，我通过手动输入不同的二进制组合（00、01、10、11）对电路功能进行验证。当输入为00时，S=0、C=0；输入为01或10时，S=1、C=0；输入为11时，S=0、C=1。每一组结果都与理论推导完全一致，那一刻我内心充满了成就感。同时，我也尝试通过Logisim的仿真测试功能，更高效地验证电路的稳定性，进一步确认了所搭建的半加器能够准确实现预期功能。
