目录
- 概念
- IO输入延时约束
- 时序分析报告长什么样
- 模型
- 数据
- 时钟
- 建立时间裕量
- 数据路径(到达时间)
- 时钟路径(需求时间)
概念
时序分析报告,是时序分析器对于约束后的设计进行时序分析,得出的结论。可以查看约束后的效果是否满足时序要求。
IO输入延时约束
IO输入延时约束分最大、最小两种约束,之所以有最大和最小两种约束,是因为器件的datasheet中的延时数值一般会有个最小值到最大值的变化范围。例如某器件的datasheet中关于延时的参数最小0.7ns,典型1.3ns,最大2.3ns:
如下图所示,Clkin的上升沿后,数据会从第1个寄存器的D端口经过Tco的延时到达同一个寄存器的Q端口,然后再经过TD到达下一个寄存器的D端口,这段路径的最大值=Tco_max + TD_max,而最小值=Tco_min + TD_min。
约束可以按照:
create_clock-period10-name sysclk[get_ports clkin]set_input_delay <