一、概述
OPenCL是用于异构平台编程矿机，包括CPU,GPU,FPGA,DSP，AI加速器等。
OpenCl Host:CPU
OpenCl Devices:GPU,FPGA,DSP,AI accelerator
二、系统层次
1层------application-------------
2层------opencl-------------------
3层------XRT----------------------
4层------os driver----------------
5层------fpga/gpu/dsp driver-------
三、OPENCL Model
1.Platform model
2.memory model
3.Execution Model
三、XRT Xilinx Runtime
Xilinx Runtime (XRT)框架
四、kernelADD
arg这个参数定义为axilite接口；
int*v定义为axi-mm接口，并且使用axilite来指定axi-mm的基地址！！！！
五、KernelB
上述代码中都指定axi-mm接口，并使用axilite来指定base_address基地址！
六、DMA model
dma + pcie，其中pice的吞吐量是至关重要的！
DMA operation : io cmd
cpu program DMA是比较花费时间的，一般30ms~60ms
pcie transfer的时间太小就划不来，所以pcie设置的buffer size不能太小
所以buffer要大一些
也就是要开辟的buffer size大小，让pcie的transfer time大于cpu program dma的time，这样就比较合适。
七、带宽计算
DDR3200
1chanenl 64bit/1channel 32G*8=25GB
4channel = 100GB
PCIE:8Gb*16lane = 16GB
Compute:
DSP有5952个slice，约6k个slice
dsp计算A*B+C为12Byte
6k*300MZ*12B=25TB
所以pcie和DDR3200都满足不了DSP
但是，可以看到SRAM为24TBS,这个就是block ram
启发：
最好你DSP计算需要用的data就从on-chip buffer上拿，然后
reuse这个buffer就能得到好的效率。
所以设计的时候从host ddr中预取数据到on-chip buffer上，然后
让compute计算单元，而已就是DSP模块从one-chip buffer拿数据，
就能达到好的效果。
