news 2026/4/24 10:25:00

从“包络跟踪”到“负载调制”:两种提升PA回退效率的技术路径,用ADS一次讲清

作者头像

张小明

前端开发工程师

1.2k 24
文章封面图
从“包络跟踪”到“负载调制”:两种提升PA回退效率的技术路径,用ADS一次讲清

射频功放效率优化:包络跟踪与负载调制的技术博弈

在5G基站和移动终端设备中,射频功率放大器(PA)的效率直接关系到系统能耗和散热设计。传统B类功放面临的核心困境在于——当输出功率回退时,效率会急剧下降。想象一下,在基站需要覆盖边缘区域时,或者手机远离信号塔时,设备不得不降低发射功率,此时PA效率可能从60%骤降到20%,这意味着大部分电能转化为了无用的热量。

1. 效率下降的物理本质与解决思路

任何射频工程师都熟悉这个经典公式:B类功放的理想效率η=π/4·(Vout/Vdc),其中Vout是射频输出电压幅度,Vdc是供电电压。当输出功率降低6dB时,Vout减半,效率随之减半。这个现象源于直流功率与射频功率变化速率的不匹配:

  • 直流功率:与电流幅度成正比(Pdc∝I)
  • 射频功率:与电流平方成正比(PRF∝I²)

因此当电流减半时,Pdc下降50%,而PRF下降75%,效率必然降低。要突破这个限制,工程师们发展出两大技术路线:

技术方向调控对象核心思想典型应用场景
包络跟踪(ET)供电电压Vdc动态调整Vdc匹配输出幅度手机终端PA
负载调制(Doherty)负载阻抗Zload动态调制阻抗维持电压摆幅基站宏站PA

注:实际选择时还需考虑带宽需求——ET适合宽带应用,而Doherty在窄带场景更具优势

2. 包络跟踪技术深度解析

现代包络跟踪系统犹如给PA装上了"智能油门",其核心是通过高速电源管理IC动态调整供电电压。具体实现包含三个关键环节:

  1. 包络提取:采用高速ADC采样I/Q信号,通过CORDIC算法提取幅度分量

    # 简化的包络提取示例 def envelope_detection(I, Q): return np.sqrt(I**2 + Q**2)
  2. 电源调制:使用Buck-Boost转换器生成跟踪波形

    • 开关频率需≥5倍信号带宽(LTE需20MHz+)
    • 转换效率直接影响系统整体性能
  3. 延迟对齐:精确补偿射频与电源路径的时延差异

    • 典型值在1-5ns范围内
    • 需采用可编程延迟线进行校准

实测数据对比

  • 在6dB回退点时:
    • 固定电压PA效率:约35%
    • 理想ET PA效率:可维持60%+

但ET技术面临严峻挑战:当包络信号存在高峰均比(如256QAM),电源调制器可能进入饱和区,反而导致失真加剧。这时需要引入先进的削峰(CFR)算法进行预处理。

3. Doherty架构的负载调制艺术

Doherty放大器就像两位配合默契的运动员——"载波放大器"负责基础功率输出,"峰值放大器"在需要时提供助力。其精妙之处在于四分之一波长线的阻抗变换特性:

λ/4传输线阻抗变换公式: Zin = Z0² / ZL

当峰值放大器关闭时,载波放大器看到的等效负载会翻倍,从而维持电压摆幅。具体工作可分为三个区域:

  1. 低功率区(仅载波工作):

    • 负载阻抗:2Ropt
    • 电流减半时电压摆幅不变
  2. 过渡区(峰值开始导通):

    • 负载阻抗从2Ropt向Ropt过渡
    • 需精心设计偏置点避免效率凹陷
  3. 高功率区(双管饱和):

    • 负载阻抗:Ropt
    • 实现最大输出功率

在ADS中搭建理想Doherty模型时,建议采用以下参数设置:

VAR Ropt=50; VAR Imax=1; // 载波放大器电流源 Icarrier=Imax/2*sin(2*pi*freq*time)*uramp(Vin-Vth) // 峰值放大器电流源 Ipeak=Imax/2*sin(2*pi*freq*time)*uramp(Vin-Vth-0.2)

4. ADS仿真对比实战

通过ADS的谐波平衡仿真,我们可以直观对比两种技术的效率曲线差异。建议建立以下测试bench:

  1. 基础参数设置

    • 载波频率:3.5GHz
    • 晶体管模型:Cree CGH40010
    • 功率扫描范围:30-50dBm
  2. 关键仿真步骤

    HB1[1]=harmonicbalance numharmonics=5 sweeptype=linear start=-10 stop=10 step=0.5
  3. 结果对比指标

    • 功率附加效率(PAE)
    • AM-AM/PM失真
    • ACPR(邻道泄漏比)

典型仿真结果可能呈现如下特征:

指标ET方案Doherty方案
6dB回退效率58%65%
线性度(dBc)-45-50
实现复杂度电源设计难阻抗匹配挑战

提示:实际设计中,Doherty需要特别注意偏置网络设计——过大的RFC电感会导致低频振荡

5. 技术选型指南

在毫米波频段项目中,我们曾面临这样的抉择:一套28GHz微基站PA,要求平均效率>40%,带宽500MHz。经过仿真验证,最终技术路线选择依据如下:

包络跟踪更适合

  • 宽带应用(>100MHz瞬时带宽)
  • 高峰均比信号(如OFDM)
  • 空间受限场景(如手机终端)

Doherty更适用

  • 窄带高功率场景(如sub-6GHz宏站)
  • 对成本敏感的大规模部署
  • 需要极致线性度的场合

实际项目中,我们还发现混合架构的潜力——在60GHz频段,采用ET控制主PA供电,同时集成辅助Doherty单元处理峰值功率,这种组合方案实测效率比纯ET提升15%。

版权声明: 本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若内容造成侵权/违法违规/事实不符,请联系邮箱:809451989@qq.com进行投诉反馈,一经查实,立即删除!
网站建设 2026/4/24 10:24:59

Chiplet技术与VisualSim仿真在芯片设计中的应用

1. Chiplet技术概述与行业背景在半导体行业摸爬滚打十几年,我亲眼见证了从单芯片设计到Chiplet架构的演进历程。传统SoC设计就像建造一栋摩天大楼,所有功能单元都必须挤在同一块硅基底上。随着工艺节点逼近3nm以下,这种"大而全"的设…

作者头像 李华
网站建设 2026/4/24 10:23:41

多进程:利用多核 CPU,同时处理多个请求。

它的本质是:通过操作系统内核的调度器,将多个独立的执行流(进程)映射到物理 CPU 的核心上,实现真正的 时间并行 (True Parallelism) 。在 PHP-FPM 等 Web 服务器场景中,这意味着每个 CPU 核心可以同时运行一…

作者头像 李华