手把手教你用Vivado 2021.1和开源verilog-eth，在K7 FPGA上实现一个百兆网卡（附Linux驱动源码）-洪萨配资

从零构建FPGA百兆网卡：Vivado 2021.1与开源verilog-eth实战指南

在边缘计算和嵌入式网络设备开发中，自主可控的网络接口实现一直是工程师面临的核心挑战。本文将带您完整实现一个基于Kintex-7 FPGA的百兆以太网卡，结合Xilinx官方XDMA IP与开源verilog-eth项目，从硬件逻辑设计到Linux驱动开发，提供可直接复用的工程模板。

1. 开发环境搭建与工程初始化

1.1 硬件选型与工具链配置

推荐使用XC7K325T-2FFG900C芯片的开发板，该器件具有足够的逻辑资源和高速收发器。开发主机需要安装以下软件环境：

Vivado 2021.1：Xilinx官方FPGA开发工具链
Linux开发环境：推荐Ubuntu 20.04 LTS

驱动开发工具：

sudo apt install build-essential linux-headers-$(uname -r)

1.2 Vivado工程创建关键步骤

新建RTL工程，选择正确的器件型号

添加verilog-eth源码到工程：

add_files ./verilog-eth/rtl/eth_mac_1g_rgmii.v

配置IP仓库路径：

set_property ip_repo_paths ./verilog-eth/ip [current_project]

注意：确保verilog-eth版本与Vivado兼容，建议使用经过验证的稳定分支

2. 核心IP配置与AXI互联

2.1 XDMA IP关键参数设置

参数项	推荐值	说明
Device Type	PCIe Endpoint	作为PCIe设备端点
Lane Width	x4	根据开发板硬件选择
AXI Data Width	128-bit	匹配DMA传输带宽需求
Max Payload Size	256 bytes	平衡效率与资源占用

create_ip -name xdma -vendor xilinx.com -library ip -version 4.1 \ -module_name xdma_0 -dir ./ip_repo set_property -dict [list \ CONFIG.pl_link_cap_max_link_width {4} \ CONFIG.axi_data_width {128_bit} \ ] [get_ips xdma_0]

2.2 AXI总线互联架构设计

采用分层AXI互联结构：

AXI4-Stream通道：用于高速数据流传输
- XDMA ↔ AXI Data Width Converter ↔ FIFO ↔ ETH MAC
AXI4-Lite通道：用于寄存器配置
- XDMA ↔ AXI Interconnect ↔ MAC控制寄存器

关键时钟域交叉处理：

axis_async_fifo #( .DEPTH(4096), .DATA_WIDTH(8) ) rx_fifo ( .s_axis_aresetn(xdma_resetn), .s_axis_aclk(xdma_user_clk), .m_axis_aclk(mac_clk) );

3. 以太网MAC层实现与优化

3.1 verilog-eth MAC配置要点

开源MAC核心需要正确初始化以下寄存器：

MAC控制寄存器：设置全双工模式
RGMII配置：调整时钟相位补偿
FIFO阈值：优化吞吐量与延迟平衡

典型初始化序列：

// Linux驱动中的MAC初始化 void mac_init(void __iomem *base) { iowrite32(0x80000000, base + MAC_CONTROL); // 软复位 iowrite32(0x00000001, base + MAC_CONFIG); // 全双工模式 iowrite32(0x00002000, base + FIFO_CONFIG); // 设置接收阈值 }

3.2 时序约束与物理层接口

关键时钟约束示例：

create_clock -name rgmii_rxclk -period 8.0 [get_ports rgmii_rxc] set_clock_groups -asynchronous \ -group [get_clocks -include_generated_clocks sys_clk] \ -group [get_clocks -include_generated_clocks rgmii_rxclk]

PHY接口信号连接建议：

assign rgmii_txd = mac_tx_data; assign rgmii_tx_ctl = mac_tx_en; assign rgmii_txc = mac_tx_clk; assign mac_rx_data = rgmii_rxd; assign mac_rx_dv = rgmii_rx_ctl;

4. Linux驱动开发实战

4.1 零拷贝DMA驱动实现

核心数据结构：

struct feth_priv { struct pci_dev *pdev; void __iomem *regs; struct napi_struct napi; struct sk_buff *rx_skb[RX_RING_SIZE]; dma_addr_t rx_dma[RX_RING_SIZE]; };

发送描述符配置：

void build_tx_descriptor(struct feth_priv *priv, int idx) { struct sk_buff *skb = priv->tx_skb[idx]; dma_addr_t dma = dma_map_single(&priv->pdev->dev, skb->data, skb->len, DMA_TO_DEVICE); priv->tx_descr[idx].addr = cpu_to_le64(dma); priv->tx_descr[idx].flags = cpu_to_le32(TX_DESC_OWN | skb->len); }

4.2 中断处理与NAPI优化

混合中断处理模型实现：

static irqreturn_t feth_interrupt(int irq, void *dev_id) { struct net_device *netdev = dev_id; struct feth_priv *priv = netdev_priv(netdev); u32 status = ioread32(priv->regs + INT_STATUS); if (status & RX_INT) { if (napi_schedule_prep(&priv->napi)) { __napi_schedule(&priv->napi); } } return IRQ_HANDLED; }

NAPI轮询函数：

static int feth_poll(struct napi_struct *napi, int budget) { struct feth_priv *priv = container_of(napi, struct feth_priv, napi); int work_done = 0; while (work_done < budget) { struct sk_buff *skb = receive_packet(priv); if (!skb) break; netif_receive_skb(skb); work_done++; } if (work_done < budget) { napi_complete_done(napi, work_done); enable_rx_irq(priv); } return work_done; }