深入解析MMU与TLB：虚拟内存管理的硬件基石与软件实践

1. MMU与TLB：虚拟内存的基石与加速器

在嵌入式系统开发，尤其是涉及复杂操作系统或实时内核时，内存管理单元（MMU）是一个绕不开的核心话题。它不仅仅是处理器手册里一个复杂的章节，更是实现内存保护、隔离和多任务并发的硬件基石。很多开发者初次接触MMU时，往往被页表、TLB、异常等概念搞得晕头转向，觉得这是操作系统内核开发者的专属领域。但实际上，理解MMU的工作原理，对于编写稳定、高效的底层驱动，甚至优化应用程序的内存访问模式都大有裨益。

简单来说，MMU就像一位精通多国语言的“地址翻译官”。程序（或任务）运行时所使用的地址（我们称之为虚拟地址或有效地址）是一个逻辑概念，它构成了一片连续、私有的内存空间视图。而物理内存则是实际存在的硬件资源，其地址是物理的、全局的。MMU的职责，就是实时地将程序发出的每一个内存访问请求中的虚拟地址，准确无误地翻译成对应的物理地址。这个过程的核心数据结构是页表，它由操作系统维护在内存中，记录了虚拟页到物理页帧的映射关系以及访问权限（如可读、可写、可执行）。

然而，如果每次地址转换都需要去查询内存中的页表，性能开销将是灾难性的。因此，现代处理器都在MMU内部集成了一小块高速缓存，专门用于存放最近使用过的地址映射条目，这就是翻译后备缓冲器（TLB）。你可以把TLB想象成翻译官的“速记本”，里面记录了最近处理过的高频词汇（地址映射）。当程序访问一个地址时，MMU首先在TLB这个速记本里查找。如果找到了（TLB命中），翻译工作瞬间完成；如果没找到（TLB未命中），MMU就会触发一个异常，迫使CPU跳转到操作系统预设的异常处理程序，这个程序会去内存中查找完整的页表（这个过程称为“表遍历”或tablewalk），找到正确的映射后，不仅会完成本次访问，还会将这条新映射载入TLB，以备后续使用。本文将以Freescale（现NXP）的MPC857T PowerQUICC处理器为例，深入剖析TLB的操作机制和MMU异常的处理细节，这些原理在PowerPC架构乃至许多现代处理器中都是相通的。

2. MPC857T MMU架构与TLB组织解析

MPC857T的MMU遵循经典的PowerPC架构设计，其核心是为指令获取和数据访问分别提供独立的地址转换与保护。理解其架构是进行任何TLB操作和异常处理的前提。

2.1 分离的TLB结构：ITLB与DTLB

MPC857T采用了分离的指令TLB（ITLB）和数据TLB（DTLB）。这种设计源于哈佛架构的思想，允许指令和数据的地址转换并行进行，避免了结构冲突，提升了流水线效率。

• ITLB：专用于指令取指阶段的地址转换。当CPU从某个虚拟地址获取指令时，该地址会提交给ITLB进行查询和转换。
• DTLB：专用于数据加载（Load）和存储（Store）操作的地址转换。当执行lwz、stw等指令时，其操作数有效地址由DTLB负责转换。

两者在结构上类似，都是全相联或组相联的高速缓存，每个TLB条目（Entry）都包含几个关键字段：

1. 有效位：标识该条目是否包含一个有效的映射。
2. 虚拟页号：通常是虚拟地址的高位部分，用于匹配查询。
3. 物理页帧号：转换后的物理地址高位部分。
4. 属性位：包括页面大小、访问权限（用户/超级visor模式下的读/写/执行）、缓存策略（Cacheable, Guarded）、修改位、引用位等。

在MPC857T中，每个TLB的具体条目数、相联度等参数需要查阅其数据手册。但操作它们的原理是通用的。

2.2 MMU相关关键寄存器

软件与MMU/TLB交互，主要通过一系列特殊目的寄存器（SPR）和内存映射寄存器（MMR）。MPC857T文档中提到的几个关键寄存器包括：

• MSR：机器状态寄存器。其中的IR（指令地址转换使能）和DR（数据地址转换使能）位控制着MMU的全局开关。只有当MSR[IR]=1时，指令取指才会经过ITLB转换；只有当MSR[DR]=1时，数据访问才会经过DTLB转换。在初始化MMU或进行TLB维护操作前，通常需要先关闭地址转换。
• MI_CTR/MD_CTR：ITLB和DTLB的控制寄存器。例如，其中的RSV4I和RSV4D位用于配置TLB替换计数器，实现条目锁定；ITLB_INDX和DTLB_INDX则指示了当前替换算法指向的条目索引。
• MI_EPN/MD_EPN：当发生TLB未命中异常时，硬件会自动将导致未命中的有效地址（EA）存储到对应的EPN寄存器中，为后续的软件表遍历提供关键输入。
• MI_RPN/MD_RPN：软件表遍历的最终结果——即从页表中获取的物理页帧号及相关属性——通过写入Mx_RPN寄存器来完成TLB条目的加载。
• M_TWB, MI_TWC, MD_TWC：这些是表遍历过程中硬件辅助生成的指针或临时存储寄存器，用于加速多级页表的查找过程。

注意：不同PowerPC处理器型号的MMU寄存器地址和位定义可能存在差异。在进行任何底层操作前，务必核对当前处理器的用户手册或编程参考手册，直接使用宏定义或常量，避免硬编码。

2.3 地址转换流程与异常触发点

一次完整的内存访问，其地址转换流程和可能的异常触发点如下：

1. CPU发出一个有效地址（EA）。
2. MMU根据MSR[IR]或MSR[DR]判断是否启用转换。若未启用，EA直接作为物理地址使用。
3. 若启用，MMU用EA的高位（VPN）在对应的TLB（ITLB或DTLB）中查找匹配的条目。
4. TLB命中：找到匹配条目，检查该条目的访问权限（如当前模式是否可读/写）。若权限检查通过，则将条目中的物理页帧号与EA的页内偏移组合，得到物理地址，访问继续。若权限检查失败，则触发TLB错误异常。
5. TLB未命中：在TLB中未找到匹配条目。此时硬件会自动触发一个TLB未命中异常，并将EA存入Mx_EPN寄存器。CPU跳转到预设的异常处理向量（如0x01100对应ITLB Miss，0x01200对应DTLB Miss）。
6. 在异常处理程序中，软件（通常是操作系统内核）执行“表遍历”操作：以EA为索引，查询内存中的页表结构，找到对应的物理页帧和属性。
7. 软件将找到的映射信息写入TLB（通过Mx_RPN等寄存器）。
8. 异常返回，CPU重新执行那条触发未命中的指令，此时TLB中已有映射，访问成功。

这个流程清晰地展示了硬件与软件的协同：硬件负责高速匹配和触发异常，软件负责复杂但相对低频的页表查询与TLB维护。

3. TLB的软件操作：加载、锁定与失效

TLB是硬件，但其内容完全由软件（操作系统）管理。MPC857T提供了灵活的指令和寄存器接口来完成TLB的维护。

3.1 TLB重载：软件表遍历

TLB未命中异常处理程序的核心任务就是执行“表遍历”并重载TLB。MPC857T的硬件提供了一些辅助机制来加速这个过程，但主要逻辑由软件实现。文档中图8-23和8-24的汇编代码示例，展示了一个两级页表结构下的重载流程。

以DTLB重载为例，其核心步骤解读如下：

1. 保存现场：mtspr M_TW, R1。将通用寄存器R1保存到专用临时寄存器M_TW中，因为后续操作需要复用R1。
2. 获取一级页表项：
   • mfspr R1, M_TWB：硬件寄存器M_TWB中预存或由硬件根据未命中地址生成了一级页表基址和索引的组合指针，将其读入R1。
   • lwz R1, (R1)：以R1为地址，从内存中加载一级页表项到R1。这个页表项包含了二级页表的基址和一些属性。
3. 设置二级表遍历上下文：mtspr MD_TWC, R1。将一级页表项存入MD_TWC。这个操作可能同时保存了二级页表基址和从一级项中提取的属性。
4. 获取二级页表项：
   • mfspr R1, MD_TWC：再次从MD_TWC读取，此时硬件可能会根据未命中地址的中间位自动计算出二级页表的具体地址，并返回到R1。
   • lwz R1, (R1)：以R1为地址，从内存中加载最终的二级页表项（即完整的转换信息）到R1。
5. 写入TLB：mtspr MD_RPN, R1。这是最关键的一步。将包含物理页帧号和属性的完整页表项写入MD_RPN寄存器。这个写操作会触发硬件，将当前MD_EPN中的有效地址、MD_TWC中的部分属性以及MD_RPN中的新内容，共同组合成一个完整的TLB条目，并填充到由替换计数器指定的空闲或待替换TLB槽位中。
6. 恢复现场并返回：mfspr R1, M_TW恢复R1，然后rfi从异常返回。

实操心得：在实际的操作系统开发中，表遍历代码是内核最关键的路径之一，必须极度优化。通常会使用汇编编写，并充分利用处理器的缓存特性。例如，确保页表所在的内存区域是Cacheable的，并且对齐访问。MPC857T的硬件辅助（如M_TWB、Mx_TWC）就是为了减少计算地址所需的指令周期。此外，这段代码必须可重入，并且要考虑多核/多线程下的并发访问保护。

3.2 锁定TLB条目

在某些实时或关键性能场景下，我们希望能确保某些关键地址的映射永远驻留在TLB中，不被替换算法换出，以避免不可预测的未命中延迟。MPC857T支持锁定TLB条目。

锁定机制通过配置TLB替换计数器实现。每个TLB（ITLB/DTLB）的前N个条目（在MPC857T中，文档提到是前4个，通过RSV4I/RSV4D控制）可以被设置为“保留”状态。当MI_CTR[RSV4I]或MD_CTR[RSV4D]被置位时，TLB替换计数器就只在非保留的条目范围内选择牺牲项，从而实现了锁定。

加载一个锁定条目的流程比普通重载更复杂，文档8.10.3节给出了步骤：

1. 关闭转换：清除MSR[IR]或MSR[DR]，禁用对应TLB的地址转换。这是为了防止在修改TLB过程中出现不可预料的行为。
2. 解除保留配置：清除MI_CTR[RSV4I]或MD_CTR[RSV4D]，让替换计数器可以看到所有条目。
3. 无效化旧映射：使用tlbie（按地址无效化）或tlbia（全部无效化）指令，清除目标地址可能存在的旧TLB条目。即使你想加载一个新地址，这一步也确保TLB状态干净。
4. 手动指定索引：将MI_CTR[ITLB_INDX]或MD_CTR[DTLB_INDX]设置为你想加载的保留条目索引（例如27到31，如果前4个是保留的）。
5. 设置有效地址和ASID：向Mx_EPN寄存器写入你想要锁定的虚拟页号，并设置其EV（Entry Valid）位。ASID（地址空间标识符）用于支持多个进程共享TLB而不必频繁刷新。
6. 执行表遍历加载：运行与普通TLB重载类似的软件表遍历代码，最终通过mtspr Mx_RPN, Rx将映射写入你指定的索引位置。
7. 重复操作：如需锁定多个条目，重复步骤4-6。
8. 启用保留保护：最后，重新设置MI_CTR[RSV4I]或MD_CTR[RSV4D]，激活替换计数器的保留区域保护。

注意事项：锁定TLB条目是一项高级操作，通常由操作系统在初始化阶段完成，用于锁定内核代码区、关键数据区或中断向量表的映射。滥用锁定会减少TLB的有效容量，可能导致其他地址频繁未命中，反而降低整体性能。需要根据实际工作集大小审慎使用。

3.3 TLB失效操作

当页表内容发生变化时（例如页面被换出、权限更改、进程切换），必须使TLB中对应的陈旧条目失效，以确保后续访问能触发正确的表遍历，获取最新的映射。MPC857T提供了两条关键指令：

• tlbie：使单个TLB条目失效。指令的操作数是有效地址（EA）。硬件会用这个EA去查找ITLB和DTLB中所有匹配的条目（忽略ASID），并将它们标记为无效。即使该条目被锁定（RSV4），也会被无效化。对于大于4KB的页面，地址的低位在比较时会被忽略。
• tlbia：使所有TLB条目失效。执行该指令会清空整个ITLB和DTLB。但是，如果MI_CTR[RSV4I]或MD_CTR[RSV4D]被置位，则对应的保留条目（前4个）不会被tlbia无效化。这是一个重要的特性，它保证了被锁定的关键映射在全局刷新时得以保留。软件若想显式无效化一个锁定条目，需要按照特定步骤操作：设置索引、清除Mx_EPN[EV]位，然后写入Mx_RPN。

文档特别强调：TLB在复位时不会被自动无效化，只是被禁用。因此，在系统初始化启用MMU之前，软件必须通过程序控制（例如执行tlbia）来显式地无效化所有TLB条目。这是一个常见的启动陷阱，如果忘记做，TLB中可能残留着随机或上电时的垃圾数据，导致启用MMU后出现完全无法预料的地址转换错误。

4. MMU异常处理深度剖析

MMU异常是操作系统内存管理的基础。MPC857T文档表8-23列出了几种特定的MMU异常，我们来深入理解其成因和处理。

4.1 TLB未命中异常

这是最常见的MMU异常，是地址转换流程的正常组成部分。

• ITLB Miss：当MSR[IR]=1且指令取指时，其有效地址在ITLB中找不到匹配的条目。
• DTLB Miss：当MSR[DR]=1且执行加载、存储等指令时，其操作数有效地址在DTLB中找不到匹配的条目。

处理流程：

1. 硬件自动保存现场：将程序计数器（PC）存入SRR0，将机器状态存入SRR1，然后跳转到对应的异常向量（如0x01100,0x01200）。
2. 异常处理程序（通常是操作系统内核的handle_tlb_miss）开始执行。硬件已自动将导致未命中的EA存入MI_EPN或MD_EPN。
3. 软件执行表遍历（tablewalk），如第3.1节所述，查询页表找到映射。
4. 将映射写入TLB（mtspr Mx_RPN）。
5. 使用rfi指令恢复现场（从SRR0和SRR1恢复），CPU重新执行触发异常的指令，此时TLB命中，流程继续。

4.2 TLB错误异常

这类异常表明访问违反了内存保护规则，是真正的“错误”，通常会导致进程被终止或收到信号（如SIGSEGV）。

• ITLB Error：指令取指时，EA无法转换（如页表项无效V=0），或访问违反了保护规则（如用户模式试图执行一个标记为仅超级visor可执行的页面），或访问了受保护的内存（Guarded memory）而MSR[IR]=1。具体原因可在SRR1寄存器中查询。
• DTLB Error：数据访问时，在MSR[DR]=1的情况下，EA无法转换、访问违反保护，或尝试写入一个“更改位”为负的页面（某些架构用于写时复制）。具体原因由DSISR寄存器解释。

处理流程：

1. 硬件触发异常，跳转到对应的错误处理向量。
2. 软件异常处理程序检查SRR1或DSISR寄存器，精确判断错误类型（无效访问、权限错误、保护错误等）。
3. 根据错误类型，软件可能需要调用更上层的异常处理程序（如文档提到的ISI或DSI异常处理程序）。在Unix-like系统中，这通常意味着向当前进程发送一个信号（如SIGSEGV, SIGBUS）。
4. 对于可恢复的错误（极少见），处理程序可能会尝试修复页表或权限，然后重试。但绝大多数情况下，这意味着进程的非法内存访问，处理结果是终止该进程。

4.3 子页保护与访问权限位

文档表格中提到了URPx和UWPx（User Read/Write Permission for Subpage x）这样的位。这引出了“子页保护”的概念。在一些MMU实现中，一个页面（例如4KB）可以被进一步划分为若干个大小相等的子页（如4个1KB的子页），每个子页可以独立设置读/写权限。URP0/UWP0到URP3/UWP3就分别控制着一个页面内第0到第3个子页的用户模式访问权限。

这种精细化的保护机制常用于某些特殊场景，比如在一个共享库的数据页中，有一部分只读的常量数据和一部分可读写的全局变量。通过子页保护，可以将它们放在同一个物理页中，但施加不同的权限，既节省了页表条目，又满足了保护需求。在表遍历和构建TLB条目时，软件需要正确设置这些位。

5. 实战：一个简化的TLB未命中处理程序框架

理解了原理，我们来看一个高度简化的、概念性的TLB未命中处理程序C语言伪代码框架。实际内核代码要复杂得多，涉及上下文保存、并发控制、多种页表格式支持等。

/* 假设的页表项结构 */ typedef struct { uint32_t physical_page : 20; // 物理页帧号 uint32_t valid : 1; // 有效位 uint32_t permissions : 8; // 访问权限位（包括URP/UWP等） // ... 其他属性位 } page_table_entry_t; /* 简化的DTLB未命中处理函数（通常用汇编实现核心，这里用C示意） */ void handle_dtlb_miss(void) { uint32_t faulting_ea; page_table_entry_t *pte; uint32_t tlb_entry_word; // 1. 获取导致未命中的有效地址（硬件已存入MD_EPN） // 这通常需要内联汇编读取SPR faulting_ea = mfspr(SPR_MD_EPN) & PAGE_MASK; // 获取页对齐的虚拟页号 // 2. 软件表遍历：根据faulting_ea查询当前进程的页表 // 这里假设是简单的单级页表，实际可能是多级 pte = find_pte(current_process->page_table_root, faulting_ea); if (!pte || !pte->valid) { // 页表项不存在或无效，这不是简单的未命中，而是页错误（Page Fault） // 需要触发更高级的异常（如DSI），可能涉及调页 trigger_data_storage_interrupt(DSI_CAUSE_NOT_LOADED); return; } // 3. 检查访问权限（这里简化，实际需结合MSR中的权限模式等） if (!check_access_permission(pte, faulting_access_type)) { // 权限违规，触发DTLB错误异常/DSI trigger_data_storage_interrupt(DSI_CAUSE_PROTECTION); return; } // 4. 构建TLB条目格式并写入 // 将页表项内容转换为处理器特定的TLB格式 tlb_entry_word = construct_tlb_entry(pte, faulting_ea); // 5. 执行关键操作：将转换结果写入MD_RPN，硬件会自动完成TLB填充 // 这必须用汇编指令完成 asm volatile("mtspr %0, %1" : : "i"(SPR_MD_RPN), "r"(tlb_entry_word)); // 6. 如果是写操作且页面是首次被写，可能需要设置“脏”位（修改位） // 这通常通过再次访问页表项并设置标志位来实现，可能需要回写 if (faulting_access_type == WRITE_ACCESS) { set_page_dirty(pte); } // 7. 处理程序返回，硬件自动重试指令 } /* 查找页表项的简化函数 */ page_table_entry_t* find_pte(uintptr_t pgd_base, uint32_t vaddr) { // 多级页表遍历逻辑 // 第一级索引 uint32_t pgd_index = (vaddr >> 22) & 0x3FF; uint32_t *pud_entry = (uint32_t*)(pgd_base + pgd_index * 4); if (!(*pud_entry & VALID_BIT)) return NULL; // 第二级索引 uint32_t pud_base = *pud_entry & PAGE_FRAME_MASK; uint32_t pmd_index = (vaddr >> 12) & 0x3FF; uint32_t *pmd_entry = (uint32_t*)(pud_base + pmd_index * 4); if (!(*pmd_entry & VALID_BIT)) return NULL; // 第三级索引（页表项） uint32_t pte_base = *pmd_entry & PAGE_FRAME_MASK; uint32_t pte_index = (vaddr >> 12) & 0x3FF; // 假设4KB页 return (page_table_entry_t*)(pte_base + pte_index * sizeof(page_table_entry_t)); }

这个框架忽略了大量的细节，如上下文保存/恢复、多处理器同步、不同页面大小处理、ASID管理、以及最重要的性能优化（如使用TLB重填缓冲区）。但它勾勒出了从异常触发到TLB重填的核心逻辑闭环。

6. 常见问题与调试技巧实录

在实际开发和调试与MMU/TLB相关的代码时，经常会遇到一些棘手的问题。以下是一些典型场景和排查思路。

6.1 问题1：启用MMU后系统立即跑飞或取指错误

现象：在启动代码中，配置好页表，设置好SDR1（页表基址寄存器），然后设置MSR[IR]和MSR[DR]为1，一启用MMU，程序计数器（PC）就跳转到不可预知的地方，或者触发机器检查异常。

排查思路：

1. TLB未初始化：这是最常见的原因。在启用MMU前，必须执行tlbia指令无效化所有TLB条目。上电后TLB内容随机，可能包含指向非法物理地址的映射。
2. 页表配置错误：检查为内核代码区（特别是当前PC所在区域和异常向量表区域）建立的映射是否正确。确保虚拟地址到物理地址的映射是1:1且具有可执行权限（对于代码区）。在早期启动阶段，通常先建立简单的1:1恒等映射。
3. SDR1寄存器设置错误：SDR1寄存器的高位存储页表基址，低位存储页表掩码（HTABMASK）。确保基址是内存中页表结构的真实物理地址，并且对齐正确（通常要求16KB对齐）。掩码值定义了页表的大小。
4. MSR位设置顺序：有时需要先开启指令地址转换（IR），再开启数据地址转换（DR），或者反之，取决于启动流程。确保当前执行的代码区域在启用IR的瞬间已经有有效的TLB映射或恒等映射。

6.2 问题2：数据访问正常，但执行新代码时触发ITLB Miss异常死循环

现象：系统启动后，运行已有代码正常，但当跳转到新的代码区域（如加载新的内核模块、动态链接库）时，陷入持续的ITLB Miss异常，无法继续执行。

排查思路：

1. ITLB Miss处理程序本身未映射：这是一个经典的“鸡生蛋”问题。ITLB Miss异常处理程序本身也是代码，需要被取指执行。如果导致ITLB Miss的地址恰好是处理程序所在的虚拟地址，而该地址又不在当前TLB中，就会导致递归的异常。解决方案：确保ITLB Miss处理程序所在的页面被锁定在TLB中（使用锁定机制），或者其虚拟地址映射是恒等映射，且该映射在TLB中常驻。
2. 页表项无效或权限不足：检查新代码区域对应的页表项，V位（有效位）是否置1？PP（保护权限）位是否允许执行？对于PowerPC，还需要检查KEY位（存储保护键）是否匹配。
3. ASID不匹配：如果系统使用了ASID来区分进程地址空间，当切换到新进程执行其代码时，TLB中可能没有对应ASID的映射。确保在进程上下文切换时，正确更新了PID（进程ID）寄存器，并且在ITLB Miss处理程序中，使用了正确的ASID进行TLB条目加载。

6.3 问题3：随机出现的数据访问错误（DSI异常）

现象：系统运行一段时间后，某个进程突然崩溃，提示数据存储中断（DSI）。错误地址看起来是合法的程序数据区地址。

排查思路：

1. TLB一致性错误：这是多线程/多进程环境下的典型问题。线程A修改了页表项（例如，因页面换出将V位清零），但没有及时无效化TLB中所有处理器核上对应的陈旧条目。随后，线程B在另一个核上访问该地址，TLB命中但条目已失效，导致转换错误。解决方案：任何修改页表项的操作，都必须伴随一个广播式的TLB无效化操作（如tlbie，在多核系统中可能需要核间中断来同步执行）。
2. 内存溢出或野指针：程序本身的Bug，如数组越界、使用已释放内存，可能覆盖了页表区域或关键数据结构，导致页表损坏。需要使用内存调试工具排查。
3. 访问权限变更未同步：例如，一个页面从只读变为可写，修改了页表项的权限位，但TLB中缓存的条目仍是旧的只读权限。后续写操作会触发DTLB Error。处理方式同1，需要tlbie。
4. 查看DSISR寄存器：当DTLB Error/DSI异常发生时，DSISR寄存器提供了详细的错误原因编码。例如，位0表示尝试执行一个不允许执行的内存访问，位1表示写一个只读页面等。仔细解码DSISR是定位问题的关键。

6.4 调试技巧与工具

1. 利用处理器调试模块：像MPC857T这样的高端嵌入式处理器，通常包含嵌入式跟踪宏单元或调试接口。可以设置数据地址观察点，在特定虚拟地址被访问时触发调试器，观察TLB命中和转换过程。
2. 软件模拟与日志：在关键TLB操作函数（如tlbie,tlbia, 表遍历代码）中加入详细的日志输出，记录操作的地址、ASID、结果等。虽然会影响性能，但在调试阶段极其有用。
3. 检查寄存器快照：在MMU异常处理程序中，不仅打印错误地址（DAR），还要打印SRR1、DSISR、SDR1以及当前进程的页表基址等信息。这能提供异常发生时的完整上下文。
4. 单元测试：为页表管理代码和TLB维护代码编写单元测试，模拟各种场景：映射建立、权限修改、页面换入换出、多核TLB同步等。确保基础逻辑的正确性。

处理MMU和TLB问题，需要对硬件机制和操作系统软件有交叉的深刻理解。最有效的调试方式是“分而治之”：先确保在最简单的情况下（如单核、恒等映射）MMU能工作，再逐步增加复杂性（多级页表、权限、多核）。每一次对异常处理程序的调用，都是一次窥探硬件与软件交互细节的宝贵机会。