购买了一个小脚丫FPGA，型号为MX02-C，具备2000多个逻辑门，入门可用。
这款FPGA的好处是可以直接使用在线网页变成和仿真，不需要额外下载软件（一般来说FPGA软件可太大了）
一、打开网页
- 官方网页为：https://www.stepfpga.com/。进入后创建项目即可。
- 使用的变成语言为Verilog。以前学的是VHDL。但是有编程基础，Verilog难度也不是很大。主要是需要学习分块、逻辑门、状态机、时钟逻辑、并行等FPGA相关的知识，与经典的软件变成有些区别。
二、创建工程
- 创建的时候，新建一个名称和选择核心板型号即可。
- 依次进行源代码、逻辑综合（相当于编译）、管教分配、FPGA映射、下载、拷贝到虚拟U盘中，即可观测到FPGA运行现象。
- 注意，设计文件中，需要在左边设计文件中将其中一个文件作为顶层文件（在删除图标的右边，现在已经设置了，所以不显示）
- 逻辑综合如果出现error，则需要进行检查。
三、参考代码
- 参考代码，可以从网站中的示例教程中进行学习。
- 以下是一个呼吸灯的代码：
模块化设计，参数为输入输出信号、需要在模块中进一步定义；其次是使用到中寄存器；always中定义并行运行的逻辑函数，多个always同步运行；assign进行led输出。
// Module Function:呼吸灯modulebreath_led(clk,rst,led);input clk;//系统时钟输入input rst;//复位输出output led;//led输出reg[24:0]cnt1;//计数器1reg[24:0]cnt2;//计数器2reg flag;//呼吸灯变亮和变暗的标志位parameter CNT_NUM=3464;//计数器的最大值 period = (3464^2)*2 = 24000000 = 2s//产生计数器cnt1always@(posedge clkornegedge rst)beginif(!rst)begin cnt1<=13'd0;endelseif(cnt1>=CNT_NUM-1)cnt1<=1'b0;elsecnt1<=cnt1+1'b1;end//产生计数器cnt2always@(posedge clkornegedge rst)beginif(!rst)begin cnt2<=13'd0;flag<=1'b0;endelseif(cnt1==CNT_NUM-1)begin//当计数器1计满时计数器2开始计数加一或减一if(!flag)begin//当标志位为0时计数器2递增计数，表示呼吸灯效果由暗变亮if(cnt2>=CNT_NUM-1)//计数器2计满时，表示亮度已最大，标志位变高，之后计数器2开始递减flag<=1'b1;elsecnt2<=cnt2+1'b1;endelsebeginif(cnt2<=0)//当标志位为高时计数器2递减计数flag<=1'b0;//计数器2级到0，表示亮度已最小，标志位变低，之后计数器2开始递增elsecnt2<=cnt2-1'b1;end endelsecnt2<=cnt2;//计数器1在计数过程中计数器2保持不变end//比较计数器1和计数器2的值产生自动调整占空比输出的信号，输出到led产生呼吸灯效果assign led=(cnt1<cnt2)?1'b0:1'b1;endmodule
