1. STM32外部中断机制的硬件本质与软件映射
在嵌入式系统开发中，“中断”常被简化为“打断主程序执行、跳转到特定函数处理事件”的抽象概念。但若仅停留于此，当遇到按键抖动误触发、多中断嵌套异常、NVIC响应延迟等实际问题时，工程师将失去根治能力。真正可靠的中断设计，必须建立在对STM32F1系列芯片内部中断信号通路的物理级理解之上。本节将剥离HAL库封装，从GPIO引脚电平变化开始，逐级解析信号如何穿越输入驱动器、边沿检测电路、请求挂起寄存器，最终抵达NVIC并触发中断服务函数——这一整条路径，即为中断的“硬件生命线”。
1.1 从PB12引脚到EXTI12：信号的物理旅程
以常见按键K1连接至GPIOB Pin12（PB12）为例。当用户按下按键，PB12引脚电平由高变低（假设采用上拉设计），该电平跳变并非直接触发中断，而是经历一套精密的硬件预处理流程：
输入驱动器阶段：外部电平首先进入GPIO端口的输入驱动器。此处包含可配置的上拉/下拉电阻（通过
GPIO_PUPDR寄存器设置），其作用是为悬空引脚提供确定的默认电平，消除干扰。随后信号经施密特触发器整形，将缓慢变化的模拟电平转换为陡峭的数字方波，有效抑制噪声导致的误触发。边沿检测电路：整形后的数字信号进入EXTI控制器的边沿检测模块。该模块并非简单比较当前电平，而是通过锁存前一周期电平状态，与当前电平进行异或运算，从而精确识别上升沿（0→1）或下降沿（1→0）。此检测逻辑由两个关键寄存器控制：
-EXTI_RTSR
