news 2026/6/21 21:02:08

数字电子技术课程设计

作者头像

张小明

前端开发工程师

1.2k 24
文章封面图
数字电子技术课程设计

方案二
该方案是首先测出脉搏跳动5次所需的时间,然后再换算为每分钟脉搏跳动的次数,这种测量方法的误差小,可达±1次/min。此方案的传感器、放大与整形、计数、译码、显示电路等部分与方案I完全相同。
方案的比较:
方案Ⅰ结构简单,易于实现,但测量精度偏低;方案Ⅱ电路结构复杂,成本高,测量精度较高。根据设计要求,精度为 ±4次/min,在满足设计要求的前提下,应尽量简化电路,降低成本,故选择方案Ⅰ。大致框图如下:

三、单元电路设计与参数计算
1.传感器
脉搏传感器的作用是将脉搏信号转换为响应的电冲信号。脉搏传感器是脉象检测系统中重要的组成部分,其性能的好坏直接影响到后置电路的处理和结果的显示。目前典型的脉搏传感器有以下三种:光电类、压阻类和压电类。在这三种当中目前采用最多的是压电型传感器,其工作原理是利用敏感元件直接把压力转变为电信号。
本次课程设计中是利用函数信号发生器,使用正弦波模拟人体脉搏跳动。

函数信号发生器
2.放大与整形
放大电路多种多样,本次实验采用比较简单、廉价的运放电路。由一个运放器和两个电阻就组成了符合要求的放大电路。放大倍数可调,本次放大倍数大约为10倍。由于整形电路比较复杂,要想较好的对脉搏信号的不规则性进行比较规则的整形是有一定的难道,初次想到的就是用电压比较器进行整形,但是在模拟软件种不知道那个是电压比较器。…干脆就用一个简单点的与非门进行简单的整形。经过实验,可以放大,整形正弦电路。

  1. 倍频电路
    由于我们要在15s内测量1min内的脉搏数,所以我们要对脉搏进行调频。60/15=4需要四倍频电路。如将15s内传感器所获得的信号频率4倍频,即可得到对应一分钟的脉冲数,从而缩短测量时间。倍频电路的形式很多,如锁相倍频器、异或门倍频器等,由于锁相倍频器电路比较复杂,成本比较高,所以这里采用了能满足设计要求的异或门组成的4倍频电路。U9a和U9b构成二倍频电路,U8a和U8b亦构成二倍频电路;两个二倍频串联组成四倍频电路。利用第一个异或门的延迟时间对第二个异或门产生作用,当输入由“0”变成“1”或由“1”变成“0”时,都会产生脉冲输出。其中电容c是为了延时,经过测试,当c1=33uf,c2=3.8uf,R1=10k,R2=10k的时候能达到四倍频的要求。电路图如下:

4.定时电路

555定时器是为了试验在15s内完成任务,使单稳态的时间长度为15s。所以定时时间为15s。本试验采用555单稳态定时电路。工作原理大概如下:
开关打上,RST、Vcc都为高电平,由于有电容c3的存在、THR和THI为低电平。此时输出为低电平,随着电容的充电,当时间达到15s的时候,电容两端电压为2/3Vcc,THR和THI为1/3Vcc,此时输出变为低电平。时间常数有t=1.1RC可以求得。本次试验 C=4.6uF R=3M.左图分别为电阻两端电压曲线和555定时器的输出端电平。

![在这里插入图片描述](https://i-blog.csdnimg.cn/direct/944fb38f1f18491e9e4d32a039323351.png)

555单稳态定时电路
5.计数译码显示
本设计中采用简单的74LS160作为计数器,因为它是十进制计数器无需改装,直接使用。因为脉搏测试器中需要上百位的数字。因此,将三片74LS160直接按并行进位方式连接即的千进制计数器。三块芯片的ENP LOAD CLR都为高电平以保证电路的工作。其中第二第三块芯片ENT为高电平,第一块芯片ENT受555定时器的控制。当555定时器输出为低电平时,74LS160输入端接收到的是高电平,开始计数;输出为高电平时,74LS160接收到的是低电平,停止计数(计数结束)。此时显示的就是15s内的脉冲数了。七段数码管与74LS160的连接方式如下:

四、总原理及元器件清单电路工作

1、总电路图:

2、工作原理:
打上电源开关,电路各部分开始工作。首先是信号发生器发生的信号,经过四倍频电路,频率变成了原来的四倍;倍频器的主要作用就是为了计数器能在15s内计算出1min钟的脉冲数。脉冲数进入七段数码管计数器,计数开始。来一个脉冲计数器就加一。15s后,定时器输出端电平翻转,计数器停止工作。显示出脉搏跳动的次数。

五、仿真调试与分析
模拟脉搏信号从函数发生器发出,经过运放电路,放大10倍后,进入一个电容、3个与或门的延时分频。倍频原理在“倍频电路”那部分已经讲述清楚了。倍频后的频率直接送入到74160N解码,解码后就到达七段数码管进行显示。
打上定时器的开关之后,定时的过程实际上就是电容不断充电的过程。电容上的电压从0到2/3Vcc这段时间就是我们要定时的时间(15s)。开始,555定时器out端口为低电平,经过外部的非门之后,变成高电平,74160N C开始工作…此后,电源经外部电阻不断向向 C 充电,当 C 上电压升到> 2 /3 V DD 时,THR、TRI两端为1/3Vcc,输出 V 0 翻转,变为1;1经过非门变成0,74160N停止工作。故74160N工作的时间为:T=1.1RC=15s

版权声明: 本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若内容造成侵权/违法违规/事实不符,请联系邮箱:809451989@qq.com进行投诉反馈,一经查实,立即删除!
网站建设 2026/6/13 0:16:40

学术写作效率提升:8种AI辅助翻译及语言润色方案

�� 8款英文论文AI写作工具核心对比 工具名称 核心功能 处理速度 适合场景 独特优势 aibiye 降AIGC率查重 20分钟 学术论文优化 适配知网/维普检测规则 aicheck AIGC检测降重 20分钟 AI生成内容处理 双重检测降重一体化 askpaper 学术风格…

作者头像 李华
网站建设 2026/6/13 13:25:11

2026最新Selenium面试题(附带答案),建议收藏备用

一.你在TestNG中使用了哪些注解? TestBeforeSuiteAfterSuiteBeforeTestAfterTestBeforeClassAfterClassBeforeMethodAfterMethod 二.如何从Excel中读取数据? FileInputStream fs new FileInputStream(“excel文件路径”); Workbook wb WorkbookFact…

作者头像 李华
网站建设 2026/6/20 16:23:36

干货分享|深度学习计算的FPGA优化思路

FPGA优化深度学习计算主要包括计算资源调度、数据搬移优化、低比特量化和算子融合,通过流水线并行、片上存储优化和自适应数据流管理提升计算效率。本节将深入分析深度学习计算在FPGA上的优化策略,探讨其算子级、模型级和系统级的加速方案,以…

作者头像 李华
网站建设 2026/6/15 16:22:47

[Windows] Coodesker v1.1.0.3酷呆桌面

[Windows] Coodesker v1.1.0.3酷呆桌面 链接:https://pan.xunlei.com/s/VOjZi1v8hB2LHT_us9a3PUK4A1?pwdsvkj# Coodesker,中文名酷呆桌面,是一款为 Windows 电脑设计的桌面文件整理工具。体积小、无广告、功能实用,深受用户喜欢…

作者头像 李华
网站建设 2026/6/21 11:56:45

现在Java面试背八股是不是没用了?

程序员面试背八股,可以说是现在互联网开发岗招聘不可逆的形式了,其中最卷的当属Java!(网上动不动就是成千上百道的面试题总结)你要是都能啃下来,平时技术不是太差的话,面试基本上问题就不会太大…

作者头像 李华
网站建设 2026/6/12 12:50:49

AIGC技术赋能论文写作:十大智能降重与内容生成工具精选

工具名称 核心优势 适用场景 aicheck 快速降AIGC率至个位数 AIGC优化、重复率降低 aibiye 智能生成论文大纲 论文结构与内容生成 askpaper 文献高效整合 开题报告与文献综述 秒篇 降重效果显著 重复率大幅降低 一站式论文查重降重 查重改写一站式 完整论文优化…

作者头像 李华